* NGSPICE file created from RAM512.ext - technology: sky130A

* Black-box entry subcircuit for sky130_fd_sc_hd__and2_1 abstract view
.subckt sky130_fd_sc_hd__and2_1 A B VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__ebufn_2 abstract view
.subckt sky130_fd_sc_hd__ebufn_2 A TE_B VGND VNB VPB VPWR Z
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__dlxtp_1 abstract view
.subckt sky130_fd_sc_hd__dlxtp_1 D GATE VGND VNB VPB VPWR Q
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__decap_12 abstract view
.subckt sky130_fd_sc_hd__decap_12 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__tapvpwrvgnd_1 abstract view
.subckt sky130_fd_sc_hd__tapvpwrvgnd_1 VGND VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__clkbuf_2 abstract view
.subckt sky130_fd_sc_hd__clkbuf_2 A VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__inv_1 abstract view
.subckt sky130_fd_sc_hd__inv_1 A VGND VNB VPB VPWR Y
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__dlclkp_1 abstract view
.subckt sky130_fd_sc_hd__dlclkp_1 CLK GATE VGND VNB VPB VPWR GCLK
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__diode_2 abstract view
.subckt sky130_fd_sc_hd__diode_2 DIODE VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__and4_2 abstract view
.subckt sky130_fd_sc_hd__and4_2 A B C D VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__dfxtp_1 abstract view
.subckt sky130_fd_sc_hd__dfxtp_1 CLK D VGND VNB VPB VPWR Q
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__mux4_1 abstract view
.subckt sky130_fd_sc_hd__mux4_1 A0 A1 A2 A3 S0 S1 VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__clkbuf_16 abstract view
.subckt sky130_fd_sc_hd__clkbuf_16 A VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__decap_8 abstract view
.subckt sky130_fd_sc_hd__decap_8 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__decap_3 abstract view
.subckt sky130_fd_sc_hd__decap_3 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__clkbuf_4 abstract view
.subckt sky130_fd_sc_hd__clkbuf_4 A VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__and3b_2 abstract view
.subckt sky130_fd_sc_hd__and3b_2 A_N B C VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__decap_4 abstract view
.subckt sky130_fd_sc_hd__decap_4 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__conb_1 abstract view
.subckt sky130_fd_sc_hd__conb_1 VGND VNB VPB VPWR HI LO
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__and4bb_2 abstract view
.subckt sky130_fd_sc_hd__and4bb_2 A_N B_N C D VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__decap_6 abstract view
.subckt sky130_fd_sc_hd__decap_6 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__and4b_2 abstract view
.subckt sky130_fd_sc_hd__and4b_2 A_N B C D VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__nor4b_2 abstract view
.subckt sky130_fd_sc_hd__nor4b_2 A B C D_N VGND VNB VPB VPWR Y
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__and3_2 abstract view
.subckt sky130_fd_sc_hd__and3_2 A B C VGND VNB VPB VPWR X
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__fill_2 abstract view
.subckt sky130_fd_sc_hd__fill_2 VGND VNB VPB VPWR
.ends

* Black-box entry subcircuit for sky130_fd_sc_hd__nor3b_2 abstract view
.subckt sky130_fd_sc_hd__nor3b_2 A B C_N VGND VNB VPB VPWR Y
.ends

.subckt RAM512 A0[0] A0[1] A0[2] A0[3] A0[4] A0[5] A0[6] A0[7] A0[8] CLK Di0[0] Di0[10]
+ Di0[11] Di0[12] Di0[13] Di0[14] Di0[15] Di0[16] Di0[17] Di0[18] Di0[19] Di0[1] Di0[20]
+ Di0[21] Di0[22] Di0[23] Di0[24] Di0[25] Di0[26] Di0[27] Di0[28] Di0[29] Di0[2] Di0[30]
+ Di0[31] Di0[32] Di0[33] Di0[34] Di0[35] Di0[36] Di0[37] Di0[38] Di0[39] Di0[3] Di0[40]
+ Di0[41] Di0[42] Di0[43] Di0[44] Di0[45] Di0[46] Di0[47] Di0[48] Di0[49] Di0[4] Di0[50]
+ Di0[51] Di0[52] Di0[53] Di0[54] Di0[55] Di0[56] Di0[57] Di0[58] Di0[59] Di0[5] Di0[60]
+ Di0[61] Di0[62] Di0[63] Di0[6] Di0[7] Di0[8] Di0[9] Do0[0] Do0[10] Do0[11] Do0[12]
+ Do0[13] Do0[14] Do0[15] Do0[16] Do0[17] Do0[18] Do0[19] Do0[1] Do0[20] Do0[21] Do0[22]
+ Do0[23] Do0[24] Do0[25] Do0[26] Do0[27] Do0[28] Do0[29] Do0[2] Do0[30] Do0[31] Do0[32]
+ Do0[33] Do0[34] Do0[35] Do0[36] Do0[37] Do0[38] Do0[39] Do0[3] Do0[40] Do0[41] Do0[42]
+ Do0[43] Do0[44] Do0[45] Do0[46] Do0[47] Do0[48] Do0[49] Do0[4] Do0[50] Do0[51] Do0[52]
+ Do0[53] Do0[54] Do0[55] Do0[56] Do0[57] Do0[58] Do0[59] Do0[5] Do0[60] Do0[61] Do0[62]
+ Do0[63] Do0[6] Do0[7] Do0[8] Do0[9] EN0 VGND VPWR WE0[0] WE0[1] WE0[2] WE0[3] WE0[4]
+ WE0[5] WE0[6] WE0[7]
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_280_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_52_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_152_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_111_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_145_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_40_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_137_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_40_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_40_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_136_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_136_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_49_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_256_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[37\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_65_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[20\] Di0[20] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\] BANK128\[3\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_110_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_152_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_65_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_272_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_65_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[60\] Di0[60] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[60\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_271_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_271_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_275_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[12\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_170_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_268_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_81_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\] BANK128\[2\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_81_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_163_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_81_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[12\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_156_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_0_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DEC0.AND2 BANK128\[1\].RAM128.DEC0.AND3/B BANK128\[1\].RAM128.DEC0.AND3/A
+ BANK128\[1\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND2/X
+ sky130_fd_sc_hd__and3b_2
Xfill_141_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_141_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_0_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_177_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_177_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\] BANK128\[1\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_193_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[14\] Di0[14] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[45\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_50_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_101_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\] BANK128\[0\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_286_330 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_29_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\] BANK128\[2\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_183_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_237_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_183_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_10_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_A0\[5\] A0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[16\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_10_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_58_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[16\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[60\] Di0[60] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[60\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_253_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_106_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_19_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_238_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\] BANK128\[1\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[49\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_248_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_202_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_40_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_143_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_40_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_91_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_278_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_254_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_40_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_51_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\] BANK128\[3\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_135_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_147_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\] BANK128\[0\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_174_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_147_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_128_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_6_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_6_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_163_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIODE_DI\[9\] Di0[9] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_280_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_273_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_22_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_15_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_188_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\] BANK128\[1\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_98_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[39\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_180_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_21 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\] BANK128\[3\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_177_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_54 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[39\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_87 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_223_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_223_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\] BANK128\[0\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_41_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_235_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_22_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_182 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_22_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_193 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xfill_212_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_248_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_248_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_122_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_21_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_156_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_264_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_97_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_117_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_117_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_18 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_280_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_280_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_46_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[20\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_226_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\] BANK128\[3\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_253_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\] BANK128\[3\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[20\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_241_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_252_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_62_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_245_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[23\] Di0[23] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[23\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_140_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_238_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_147_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_133_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_126_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\] BANK128\[2\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_174_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_119_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[53\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_174_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_174_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\] BANK128\[2\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_77_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[53\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[47\] Di0[47] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[47\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_190_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_190_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_190_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\] BANK128\[1\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[1\].DIODE_A3MUX\[13\] Do0MUX.M\[1\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_123_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_20_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_232_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_13_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[62\] Di0[62] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A0MUX\[46\] Do0MUX.M\[5\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[24\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\] BANK128\[3\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_96_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[24\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_89_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF BANK128\[3\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_105_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[56\] Di0[56] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_103_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_16_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_250_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[23\] Di0[23] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[23\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_250_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[57\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_16_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\] BANK128\[1\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[57\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_10_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A3MUX\[17\] Do0MUX.M\[2\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[47\] Di0[47] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[47\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_128_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_275_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_217_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_275_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_275_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_112_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\] BANK128\[0\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
Xfill_248_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_144_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\] BANK128\[0\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_3_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_195_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_188_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[14\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_280_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_214_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[14\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_169_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_169_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_169_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_243_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_7_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[7\].DIODE_A1MUX\[60\] Do0MUX.M\[7\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_236_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_185_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[47\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_178_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_98_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[47\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_75_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_68_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_200 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_211 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_222 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_233 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_244 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\] BANK128\[0\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_288_255 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_266 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_277 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_248_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_288 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_299 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_9_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\] BANK128\[0\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_11_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\] BANK128\[2\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[18\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_126_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_245_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
Xtap_126_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[18\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[8\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_287_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_114_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_175_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_174_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_43_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_43_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_167_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_43_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_43_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_43_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_222_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_104_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[61\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_52_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_117_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_110_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_155_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[50\] Di0[50] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_155_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_208_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\] BANK128\[3\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[61\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_103_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_155_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_68_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_0_210 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_221 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_171_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_58_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\] BANK128\[2\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_193_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_84_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_73_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_84_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_186_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_144_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_199_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.CLKBUF CLK VGND VGND VPWR VPWR BANK128\[3\].RAM128.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_120_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\] BANK128\[1\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_196_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[44\] Di0[44] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A2MUX\[54\] Do0MUX.M\[6\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[32\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\] BANK128\[1\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_108_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[25\] Di0[25] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_80_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xfill_73_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_66_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_277_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_59_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\] BANK128\[1\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_7_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_100_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_13_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\] BANK128\[2\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_88_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[19\] Di0[19] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[40\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_201_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_256_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\] BANK128\[1\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_125_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_38_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A2MUX\[58\] Do0MUX.M\[7\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_272_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_38_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_55_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\] BANK128\[0\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_141_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_141_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_54_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_0_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_277_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_54_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[22\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_165_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[0\].DIODE_A2MUX\[3\] Do0MUX.M\[0\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_158_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_9_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_42_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_214_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[55\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_220_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_166_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[55\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_79_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_139_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_79_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_206_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_36 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_101_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_69 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_182_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_95_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_52_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_95_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[30\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_46_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\] BANK128\[2\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\] BANK128\[1\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\] BANK128\[3\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[26\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\] BANK128\[3\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_129 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_242_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[59\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_37_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[59\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_52_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_280_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_24_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_24_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_40_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[34\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_40_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_137_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_40_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_49_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_49_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].MUX\[0\] Do0MUX.M\[4\].MUX\[0\]/A0 Do0MUX.M\[4\].MUX\[0\]/A1 Do0MUX.M\[4\].MUX\[0\]/A2
+ Do0MUX.M\[4\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[32] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.DIODE_DI\[13\] Di0[13] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_269_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\] BANK128\[3\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_37_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_272_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_271_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_275_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_43_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[53\] Di0[53] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[53\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_170_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_268_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_163_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_81_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_101_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_0_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_156_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DEC0.AND3 BANK128\[1\].RAM128.DEC0.AND3/A BANK128\[1\].RAM128.DEC0.AND3/B
+ BANK128\[1\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND3/X
+ sky130_fd_sc_hd__and3_2
Xfill_141_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_149_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\] BANK128\[2\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_192_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_70_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_193_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\] BANK128\[1\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_193_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_126_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\] BANK128\[2\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_50_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_19_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_212_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_43_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_320 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_262_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_331 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_29_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.DIODE_A0\[4\] A0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[2\] Do0MUX.M\[3\].MUX\[2\]/A0 Do0MUX.M\[3\].MUX\[2\]/A1 Do0MUX.M\[3\].MUX\[2\]/A2
+ Do0MUX.M\[3\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[26] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_237_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_237_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_10_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_106_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\] BANK128\[0\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[53\] Di0[53] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[53\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_253_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_253_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_19_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_238_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\] BANK128\[1\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_253_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\] BANK128\[1\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_35_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_254_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_40_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[28\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_51_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_159_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_51_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[28\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_135_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[63\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_6_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_128_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_147_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\] BANK128\[0\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[8\] Di0[8] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].MUX\[4\] Do0MUX.M\[2\].MUX\[4\]/A0 Do0MUX.M\[2\].MUX\[4\]/A1 Do0MUX.M\[2\].MUX\[4\]/A2
+ Do0MUX.M\[2\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[20] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_76_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_283_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL0BUF\[4\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_280_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_273_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_25_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_15_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_188_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].MUX\[5\] Do0MUX.M\[7\].MUX\[5\]/A0 Do0MUX.M\[7\].MUX\[5\]/A1 Do0MUX.M\[7\].MUX\[5\]/A2
+ Do0MUX.M\[7\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[61] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_165_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_98_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XDo0MUX.M\[3\].DIODE_A0MUX\[31\] Do0MUX.M\[3\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_207_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_180_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_33 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_177_66 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\] BANK128\[3\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_177_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_177_99 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_223_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\] BANK128\[0\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_41_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_22_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\] BANK128\[2\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_286_183 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_194 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XDo0MUX.M\[1\].MUX\[6\] Do0MUX.M\[1\].MUX\[6\]/A0 Do0MUX.M\[1\].MUX\[6\]/A1 Do0MUX.M\[1\].MUX\[6\]/A2
+ Do0MUX.M\[1\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[14] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[42\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_248_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\] BANK128\[2\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_248_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[42\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_171_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_264_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_198_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[6\].MUX\[7\] Do0MUX.M\[6\].MUX\[7\]/A0 Do0MUX.M\[6\].MUX\[7\]/A1 Do0MUX.M\[6\].MUX\[7\]/A2
+ Do0MUX.M\[6\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[55] sky130_fd_sc_hd__mux4_1
Xtap_133_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_46_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_213_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A0MUX\[35\] Do0MUX.M\[4\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\] BANK128\[3\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_252_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_62_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_245_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.WEBUF\[1\] WE0[1] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_34_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_34_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_140_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_158_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_238_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_147_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.DIBUF\[16\] Di0[16] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[16\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_133_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_147_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_50_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_126_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_174_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_174_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_119_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_174_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\] BANK128\[2\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_174_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_174_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\] BANK128\[3\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_174_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\] BANK128\[2\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_107_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_199_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_20_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_199_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_13_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\] BANK128\[1\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[55\] Di0[55] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_96_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\] BANK128\[3\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\] BANK128\[1\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_89_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_234_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.WEBUF\[5\] WE0[5] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_103_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_208_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_250_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_16_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\] BANK128\[2\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_208_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[49\] Di0[49] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[16\] Di0[16] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[16\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[36\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_259_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[36\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_275_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\] BANK128\[1\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_61_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_275_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_106_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_112_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_248_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_105_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\] BANK128\[0\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_57_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_3_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_3_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_195_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_160_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_73_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A1MUX\[29\] Do0MUX.M\[3\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_188_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_160_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_160_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_280_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_169_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_250_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_243_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_7_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_236_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_185_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_131_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_229_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_98_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_178_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_82_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_118_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_75_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_68_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_68_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[9\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_91_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_201 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_212 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_223 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_234 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_245 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_256 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_267 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_248_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_278 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_289 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[50\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_11_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\] BANK128\[3\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_229_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[50\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\] BANK128\[2\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_126_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_261_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_82_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_82_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A2MUX\[43\] Do0MUX.M\[5\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\] BANK128\[1\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_43_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_120 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_167_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_43_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_250_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_250_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_139_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_222_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_209_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_110_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_208_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_132_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[43\] Di0[43] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\] BANK128\[3\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_200 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_171_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_211 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_222 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_171_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_171_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_193_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\] BANK128\[2\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_84_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_186_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_210_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\] BANK128\[1\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_196_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[37\] Di0[37] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_108_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
Xfill_80_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[18\] Di0[18] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xfill_73_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_215_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[11\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_66_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_277_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_59_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[44\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_7_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_100_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[44\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_13_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_13_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\] BANK128\[2\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_256_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_125_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_272_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_268_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\] BANK128\[1\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_38_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_17_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.EN0BUF DEC0.AND0/Y VGND VGND VPWR VPWR BANK128\[0\].RAM128.EN0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_205_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_284_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_277_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].DIODE_A3MUX\[37\] Do0MUX.M\[4\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_165_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_70_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF BANK128\[2\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\] BANK128\[3\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_70_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_158_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_9_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_9_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_214_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_220_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_207_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[48\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_15 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_206_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_286_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[48\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_48 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_101_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_139_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_95_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_182_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_115_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_52_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_95_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_46_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_46_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[22\] Di0[22] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[22\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_131_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_104_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\] BANK128\[3\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_5_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_108 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\] BANK128\[3\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_64_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_265_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_242_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\] BANK128\[2\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_215_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_52_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_52_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_24_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\] BANK128\[2\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[38\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[31\] Di0[31] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_24_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[38\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_267_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_79_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_186_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_40_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[13\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_136_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_283_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_136_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[13\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_283_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_49_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[22\] Di0[22] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[22\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_49_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_65_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_110_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\] BANK128\[3\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\] BANK128\[0\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_28_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_282_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_271_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_43_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\] BANK128\[3\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_170_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_81_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_268_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[46\] Di0[46] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[46\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_163_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_81_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_101_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_0_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_81_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_156_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_177_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_149_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_177_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\] BANK128\[2\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_193_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_211_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_193_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[1\] Di0[1] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.DIODE_A0\[3\] A0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_101_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_101_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_50_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_101_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[17\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_212_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_212_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_212_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_310 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_321 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[17\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_332 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_29_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[52\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\] BANK128\[0\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_237_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_106_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_238_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[46\] Di0[46] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[46\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_122_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[60\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_35_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_35_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[7\] Di0[7] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A0MUX\[20\] Do0MUX.M\[2\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_51_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_278_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_51_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_278_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_135_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_147_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_128_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_6_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_147_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[56\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\] BANK128\[0\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_229_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_229_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_280_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_244_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_273_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_112_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_161_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_188_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_259_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_188_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_188_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_98_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_207_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_180_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_98_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_12 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A0MUX\[24\] Do0MUX.M\[3\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_98_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_45 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_177_78 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_177_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\] BANK128\[3\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_41_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_235_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_27_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[46\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_22_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_184 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_195 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\] BANK128\[2\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_212_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_248_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_248_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_21_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[21\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[0\] Di0[0] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_56_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[21\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_117_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
Xtap_264_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_264_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_A0\[4\] A0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_280_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_280_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_46_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_213_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_226_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[54\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_141_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_252_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A1MUX\[14\] Do0MUX.M\[1\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_158_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_245_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_238_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_133_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_147_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_126_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_119_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_174_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_87_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\] BANK128\[2\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_174_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_87_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_107_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_190_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[25\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\] BANK128\[0\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_190_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[4\] Di0[4] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_123_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[25\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_123_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_199_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_36_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_20_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_232_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_240_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[8\] Di0[8] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\] BANK128\[1\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[48\] Di0[48] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[58\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_96_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_153_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_89_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A1MUX\[18\] Do0MUX.M\[2\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_250_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_250_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_208_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\] BANK128\[3\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_259_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_231_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_32_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[8\] Di0[8] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[8\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_129_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[15\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_208_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[15\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_112_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_248_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_3_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\] BANK128\[0\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_195_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\] BANK128\[3\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_188_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\] BANK128\[1\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_237_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_213_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_243_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_7_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_213_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_236_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_131_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_229_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_185_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_185_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_124_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_75_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_150_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A2MUX\[32\] Do0MUX.M\[4\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIBUF\[52\] Di0[52] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[52\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_68_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[19\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_202 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_213 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_91_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_224 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_235 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_107_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[19\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_246 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_257 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_268 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_279 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_220_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_205_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_150_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_11_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\] BANK128\[3\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\] BANK128\[3\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_261_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[61\] Di0[61] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_261_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_175_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_82_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[62\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_CLK BANK128\[0\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\] BANK128\[1\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[62\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_43_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A3MUX\[22\] Do0MUX.M\[2\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_139_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_139_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[52\] Di0[52] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[52\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_222_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_155_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_110_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_155_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_208_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XDo0MUX.M\[6\].DIODE_A0MUX\[55\] Do0MUX.M\[6\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[33\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\] BANK128\[1\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_201 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[36\] Di0[36] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_212 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_171_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\] BANK128\[3\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xfill_0_223 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_187_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[33\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_73_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_193_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_84_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_186_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_144_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_144_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_199_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_72_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_196_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_196_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_241_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_210_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_196_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\] BANK128\[1\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[8\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_80_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_215_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A3MUX\[26\] Do0MUX.M\[3\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_277_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_277_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_66_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_277_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_59_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\] BANK128\[0\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_231_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_231_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A0MUX\[59\] Do0MUX.M\[7\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\] BANK128\[0\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_7_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_13_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[23\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_109_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_109_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[23\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_256_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_1_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_272_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_272_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_55_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_55_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_0_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_159_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_221_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_165_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_70_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_70_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_158_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_221_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_70_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A0MUX\[2\] Do0MUX.M\[0\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_220_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_166_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_79_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_166_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_27 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_206_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_101_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[27\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_95_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_274_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[27\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_191_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_61_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.DIBUF\[15\] Di0[15] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[15\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[30\] Di0[30] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\] BANK128\[3\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_226_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_139_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_64_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_242_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_265_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_215_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_52_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_24_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_24_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_24_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\] BANK128\[2\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_93_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[24\] Di0[24] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_267_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_267_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_40_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_40_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_40_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_200_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_283_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_136_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\] BANK128\[2\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_283_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_49_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A2MUX\[63\] Do0MUX.M\[7\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[15\] Di0[15] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[15\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[41\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_65_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_152_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\] BANK128\[0\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_65_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.A0BUF\[3\] A0[3] VGND VGND VPWR VPWR BANK128\[2\].RAM128.A0BUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_28_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_269_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_37_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_268_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_163_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_101_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[39\] Di0[39] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[39\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_14_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_156_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_101_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_149_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_177_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_177_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_192_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_192_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\] BANK128\[2\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_192_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\] BANK128\[0\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_193_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_211_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\] BANK128\[2\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_193_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_204_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_50_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_101_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_43_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_300 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_311 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_322 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\] BANK128\[1\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_333 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_29_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\] BANK128\[0\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_168_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\] BANK128\[0\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[31\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[29\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_106_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_253_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_253_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[39\] Di0[39] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[39\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_122_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_248_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DEC0.AND0 BANK128\[0\].RAM128.DEC0.AND3/B BANK128\[0\].RAM128.DEC0.AND3/A
+ BANK128\[0\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND0/Y
+ sky130_fd_sc_hd__nor3b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_51_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_84_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_135_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_174_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_147_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_128_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_6_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\] BANK128\[0\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_163_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_76_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_281_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_76_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[35\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\] BANK128\[3\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_243_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_280_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_267_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_244_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_273_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_92_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[10\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_252_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_31_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_161_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_25_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_259_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[10\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_154_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_165_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_98_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.DIODE_DI\[12\] Di0[12] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF BANK128\[1\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_24 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_57 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[43\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_41_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\] BANK128\[0\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_286_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_27_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_22_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_185 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_196 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_248_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_142_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\] BANK128\[2\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_21_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_A0\[3\] A0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_56_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_171_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_264_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_89_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\] BANK128\[1\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_133_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\] BANK128\[1\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_213_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_226_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.A0BUF\[6\] A0[6] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND3/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_62_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_252_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_245_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\] BANK128\[3\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_158_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_238_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_133_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_147_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_68_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_238_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_126_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_174_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_119_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_174_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
Xfill_59_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_190_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_123_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.DIODE_DI\[7\] Di0[7] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_217_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_271_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_20_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_240_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\] BANK128\[1\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\] BANK128\[1\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_96_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_153_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[37\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_89_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[37\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_164_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_94_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\] BANK128\[0\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_105_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_250_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_208_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_259_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_259_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_32_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_32_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_128_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_275_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_57_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_3_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_224_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_195_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_73_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_188_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\] BANK128\[3\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_251_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\] BANK128\[3\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_73_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_169_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_250_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_237_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_243_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.DIBUF\[21\] Di0[21] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[21\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_22_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_236_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_131_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_229_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_124_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_117_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[51\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_118_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_75_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[51\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_68_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[45\] Di0[45] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[45\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_203 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_47_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_214 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\] BANK128\[1\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_225 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_236 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XDo0MUX.M\[1\].DIODE_A3MUX\[11\] Do0MUX.M\[1\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_247 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_258 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_269 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_9_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_11_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[60\] Di0[60] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A0MUX\[44\] Do0MUX.M\[5\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_159_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\] BANK128\[3\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_94_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_245_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_87_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_245_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\] BANK128\[2\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.DIODE_DI\[54\] Di0[54] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[21\] Di0[21] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[21\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_130_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_111 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\] BANK128\[1\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_250_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_286_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_210_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_139_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_222_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.DIBUF\[45\] Di0[45] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[45\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_155_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_68_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_110_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\] BANK128\[0\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_68_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_208_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_103_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_38_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[6\].DIODE_A0MUX\[48\] Do0MUX.M\[6\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_202 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\] BANK128\[0\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_213 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_224 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A1MUX\[7\] Do0MUX.M\[0\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[29\] Di0[29] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_193_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_84_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_251_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_84_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_251_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_186_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[12\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_17_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[12\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_120_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_241_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_196_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_234_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[45\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\] BANK128\[1\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_80_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[45\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_249_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_145_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_66_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_59_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\] BANK128\[0\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_7_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\] BANK128\[0\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A1MUX\[38\] Do0MUX.M\[4\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[16\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_1_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[16\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_55_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[49\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_0_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[49\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_221_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_158_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_9_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_70_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_214_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\] BANK128\[0\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_220_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_207_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_79_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_206_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\] BANK128\[3\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_39 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_101_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_95_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_67_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_95_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\] BANK128\[2\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_115_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_191_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_46_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_184_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_104_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_104_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[42\] Di0[42] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A2MUX\[52\] Do0MUX.M\[6\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[39\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[23\] Di0[23] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[39\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_64_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_242_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_57_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_37_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[14\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_215_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_280_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_24_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_5_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\] BANK128\[2\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.DIODE_DI\[17\] Di0[17] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_79_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_200_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_49_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_216_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\] BANK128\[1\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[7\].DIODE_A2MUX\[56\] Do0MUX.M\[7\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_283_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_65_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_256_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\] BANK128\[0\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_65_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_269_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_43_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[20\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_268_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_81_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_163_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_81_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].DIODE_A2MUX\[1\] Do0MUX.M\[0\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_0_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_156_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_0_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_177_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[18\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_149_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_177_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_177_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[53\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_192_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_192_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_193_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_211_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[53\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_204_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_126_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_50_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_43_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_142_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_262_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_301 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_312 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_323 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_334 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_29_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\] BANK128\[2\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_270_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\] BANK128\[1\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_168_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\] BANK128\[0\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[5\].DIODE_A3MUX\[46\] Do0MUX.M\[5\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_237_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[24\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_253_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[57\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_238_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[57\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_35_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_35_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\] BANK128\[0\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_202_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_25_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_202_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_202_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_40_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DEC0.AND1 BANK128\[0\].RAM128.DEC0.AND3/A BANK128\[0\].RAM128.DEC0.AND3/B
+ BANK128\[0\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND1/X
+ sky130_fd_sc_hd__and3b_2
Xtap_278_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[32\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_174_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_128_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_6_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_163_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_76_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_163_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_20_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\] BANK128\[3\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_274_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[11\] Di0[11] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_280_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\] BANK128\[3\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_16_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_162_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_273_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_92_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[51\] Di0[51] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[51\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_92_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_161_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_259_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_154_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_188_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_147_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[47\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_98_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[47\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_137_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_36 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\] BANK128\[1\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_69 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_223_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\] BANK128\[2\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[22\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_41_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[22\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_27_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIODE_A0\[2\] A0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_186 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_197 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[0\] Do0MUX.M\[3\].MUX\[0\]/A0 Do0MUX.M\[3\].MUX\[0\]/A1 Do0MUX.M\[3\].MUX\[0\]/A2
+ Do0MUX.M\[3\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[24] sky130_fd_sc_hd__mux4_1
Xfill_1_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_248_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_248_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\] BANK128\[2\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_264_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\] BANK128\[0\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_97_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[51\] Di0[51] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[51\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_46_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\] BANK128\[1\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_253_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\] BANK128\[1\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_252_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_239_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[26\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_245_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_34_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_238_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[26\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_133_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[61\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_126_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\] BANK128\[0\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_11_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_11_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIODE_DI\[6\] Di0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_162_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_119_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[59\] Di0[59] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_174_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_87_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_107_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_88_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[2\].MUX\[2\] Do0MUX.M\[2\].MUX\[2\]/A0 Do0MUX.M\[2\].MUX\[2\]/A1 Do0MUX.M\[2\].MUX\[2\]/A2
+ Do0MUX.M\[2\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[18] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_190_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL0BUF\[2\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_123_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\] BANK128\[3\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_271_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_199_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_264_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_199_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\] BANK128\[1\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[7\].MUX\[3\] Do0MUX.M\[7\].MUX\[3\]/A0 Do0MUX.M\[7\].MUX\[3\]/A1 Do0MUX.M\[7\].MUX\[3\]/A2
+ Do0MUX.M\[7\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[59] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_148_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\] BANK128\[1\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_96_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_89_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\] BANK128\[3\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_164_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_94_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_250_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\] BANK128\[0\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_208_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_250_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_250_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_CLK BANK128\[2\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_180_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_32_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_32_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].MUX\[4\] Do0MUX.M\[1\].MUX\[4\]/A0 Do0MUX.M\[1\].MUX\[4\]/A1 Do0MUX.M\[1\].MUX\[4\]/A2
+ Do0MUX.M\[1\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[12] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_231_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_32_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[40\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_129_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[40\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_275_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_248_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_3_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xfill_178_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_57_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].MUX\[5\] Do0MUX.M\[6\].MUX\[5\]/A0 Do0MUX.M\[6\].MUX\[5\]/A1 Do0MUX.M\[6\].MUX\[5\]/A2
+ Do0MUX.M\[6\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[53] sky130_fd_sc_hd__mux4_1
Xtap_85_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_224_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_195_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_73_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].DIODE_A0MUX\[33\] Do0MUX.M\[4\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_188_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_73_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_73_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_207_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_240_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\] BANK128\[3\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_243_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_7_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_236_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_22_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[14\] Di0[14] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[14\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_185_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_131_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_22_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_229_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_98_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_185_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[55\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_124_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_178_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_185_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_98_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_98_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_117_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\] BANK128\[2\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_118_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\] BANK128\[3\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].MUX\[6\] Do0MUX.M\[0\].MUX\[6\]/A0 Do0MUX.M\[0\].MUX\[6\]/A1 Do0MUX.M\[0\].MUX\[6\]/A2
+ Do0MUX.M\[0\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[6] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[30\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\] BANK128\[2\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_68_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_76_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[30\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_47_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[38\] Di0[38] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[38\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_204 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_215 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_226 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_237 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_248 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_259 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_11_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].MUX\[7\] Do0MUX.M\[5\].MUX\[7\]/A0 Do0MUX.M\[5\].MUX\[7\]/A1 Do0MUX.M\[5\].MUX\[7\]/A2
+ Do0MUX.M\[5\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[47] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[53\] Di0[53] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[63\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_126_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_126_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\] BANK128\[3\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_245_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_126_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\] BANK128\[1\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[2\].DIODE_A1MUX\[23\] Do0MUX.M\[2\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xfill_87_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_175_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A0MUX\[9\] Do0MUX.M\[1\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.WEBUF\[3\] WE0[3] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_67_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_261_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_67_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[59\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF BANK128\[0\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\] BANK128\[2\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[47\] Di0[47] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[14\] Di0[14] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[14\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_247_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_123 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[34\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\] BANK128\[1\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_250_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[34\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\] BANK128\[1\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_219_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_209_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_104_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
Xtap_155_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[38\] Di0[38] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[38\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_110_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_155_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_208_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\] BANK128\[0\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_38_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_203 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_171_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_214 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_193_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[9\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_104_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_251_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_186_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XDo0MUX.M\[3\].DIODE_A1MUX\[27\] Do0MUX.M\[3\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_17_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.WEBUF\[7\] WE0[7] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_72_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_241_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_210_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_234_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_129_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_227_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_49_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_66_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_277_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_59_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_161_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\] BANK128\[0\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_7_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_198_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_198_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\] BANK128\[2\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_31_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_0_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_173_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_0_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_54_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A2MUX\[41\] Do0MUX.M\[5\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[28\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_70_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_158_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[28\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_214_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_166_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_220_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_166_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_79_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XDo0MUX.M\[0\].DIODE_A3MUX\[6\] Do0MUX.M\[0\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_18 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_43_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_206_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_101_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[41\] Di0[41] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\] BANK128\[3\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_95_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\] BANK128\[2\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_191_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_274_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_184_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_104_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\] BANK128\[1\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_60_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[35\] Di0[35] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[16\] Di0[16] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[3\].DIODE_A3MUX\[31\] Do0MUX.M\[3\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_64_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_37_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_172_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.WEBUF\[6\] WE0[6] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_37_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_265_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[42\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_5_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\] BANK128\[2\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[42\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\] BANK128\[2\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_267_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\] BANK128\[2\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_267_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_283_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_216_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_152_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_152_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\] BANK128\[1\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_110_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_232_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_282_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A3MUX\[35\] Do0MUX.M\[4\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_268_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_163_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\] BANK128\[0\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_156_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_149_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_205_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_192_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_30_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_211_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_204_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_126_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_78_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_126_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_19_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_50_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_19_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_43_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[20\] Di0[20] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[20\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_286_302 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_36_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_313 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_324 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_335 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_270_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_29_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_270_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\] BANK128\[1\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_168_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_237_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\] BANK128\[3\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_167_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\] BANK128\[3\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_62_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\] BANK128\[2\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_35_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_25_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_261_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[36\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.DEC0.AND2 BANK128\[0\].RAM128.DEC0.AND3/B BANK128\[0\].RAM128.DEC0.AND3/A
+ BANK128\[0\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND2/X
+ sky130_fd_sc_hd__and3b_2
Xtap_202_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_143_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[36\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_84_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_159_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_159_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_128_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[11\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[11\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[20\] Di0[20] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[20\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_76_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_243_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\] BANK128\[3\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_283_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\] BANK128\[0\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_CLK BANK128\[1\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_280_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_244_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_273_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\] BANK128\[3\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_92_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_112_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_112_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_252_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
Xtap_25_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[44\] Di0[44] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[44\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_188_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_161_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF BANK128\[3\].RAM128.DEC0.AND1/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_259_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_154_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.SEL1BUF\[7\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_147_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\] BANK128\[2\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_98_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_180_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_137_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_15 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_48 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_177_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.DIODE_A0\[1\] A0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_153_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_41_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_34_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_27_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[50\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_176 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_187 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\] BANK128\[0\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_198 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\] BANK128\[3\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xfill_142_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_248_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_264_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_46_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.DIBUF\[44\] Di0[44] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[44\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_46_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_213_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\] BANK128\[1\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_213_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_62_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[5\] Di0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_245_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_202_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_238_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_133_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_126_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_238_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_119_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_174_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\] BANK128\[0\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_174_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_87_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_88_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_123_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_123_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[38\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_123_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_271_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_199_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_264_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_257_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xfill_283_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_112_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_148_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_96_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_153_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_164_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\] BANK128\[3\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_105_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_180_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_180_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\] BANK128\[0\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_32_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_25_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[44\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_259_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\] BANK128\[2\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_144_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_208_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_3_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_152_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_178_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_57_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIODE_A0\[2\] A0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_224_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_195_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[52\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_251_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_240_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\] BANK128\[3\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_222_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[1\].DIODE_A1MUX\[12\] Do0MUX.M\[1\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_213_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_243_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_22_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_236_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_185_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_118_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_131_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_229_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_118_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_124_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_98_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_118_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[48\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_117_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_98_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\] BANK128\[2\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_134_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_86_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_134_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_281_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_205 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_47_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[2\] Di0[2] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_288_216 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_227 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_288_238 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_249 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_150_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_150_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[6\] Di0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\] BANK128\[1\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_229_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIODE_DI\[46\] Di0[46] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[56\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_126_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_94_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_120 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_87_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[2\].DIODE_A1MUX\[16\] Do0MUX.M\[2\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_67_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_67_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_261_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_191_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\] BANK128\[2\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_43_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_102 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_210_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_247_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\] BANK128\[3\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_286_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_139_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[6\] Di0[6] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_219_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[13\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_209_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[13\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_110_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_208_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_58_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\] BANK128\[0\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_0_204 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_215 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_84_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[46\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_193_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_84_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_104_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_186_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_17_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[46\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_17_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\] BANK128\[1\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_120_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_241_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_210_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_234_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_227_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_129_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_108_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_249_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[50\] Di0[50] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[50\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_145_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_66_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[17\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_59_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_231_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[17\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_74_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_7_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_198_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[1\].DIODE_A2MUX\[8\] Do0MUX.M\[1\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\] BANK128\[3\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF BANK128\[1\].RAM128.DEC0.AND3/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_256_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_256_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_256_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_92_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_17_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_0_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[60\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_0_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\] BANK128\[1\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_221_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_159_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[60\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_158_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_9_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A3MUX\[20\] Do0MUX.M\[2\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_214_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_210_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIBUF\[50\] Di0[50] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[50\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_166_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_220_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_139_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_43_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_206_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_246_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_182_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A0MUX\[53\] Do0MUX.M\[6\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_101_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_95_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[8\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\] BANK128\[1\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_259_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[34\] Di0[34] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\] BANK128\[3\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_115_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_115_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_262_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_28_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_191_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_46_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_131_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_184_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_61_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_104_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_60_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\] BANK128\[1\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[28\] Di0[28] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A3MUX\[24\] Do0MUX.M\[3\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_64_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_57_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_265_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_172_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\] BANK128\[0\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A0MUX\[57\] Do0MUX.M\[7\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_24_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\] BANK128\[0\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_60_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_5_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_267_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[21\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[21\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[9\] Di0[9] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[9\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_283_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_283_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[54\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_65_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\] BANK128\[1\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_28_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\] BANK128\[2\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[54\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_81_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_268_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_163_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_14_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_156_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_14_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_149_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_177_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_212_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].DIODE_A0MUX\[0\] Do0MUX.M\[0\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_205_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_192_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_211_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_204_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A1MUX\[47\] Do0MUX.M\[5\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_78_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[25\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_39_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_101_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_142_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[25\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_142_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_303 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_314 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_325 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_336 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[13\] Di0[13] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[13\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_270_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_29_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[58\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[58\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_167_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_183_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\] BANK128\[3\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_253_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_62_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_55_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_238_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_246_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_25_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DEC0.AND3 BANK128\[0\].RAM128.DEC0.AND3/A BANK128\[0\].RAM128.DEC0.AND3/B
+ BANK128\[0\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND3/X
+ sky130_fd_sc_hd__and3_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\] BANK128\[2\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[22\] Di0[22] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_51_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[15\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_6_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_227_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_213_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\] BANK128\[2\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_227_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[7\].DIODE_A2MUX\[61\] Do0MUX.M\[7\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIBUF\[13\] Di0[13] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[13\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_76_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_281_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_243_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.A0BUF\[1\] A0[1] VGND VGND VPWR VPWR BANK128\[2\].RAM128.A0BUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_283_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_274_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_280_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_267_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\] BANK128\[3\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_112_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_112_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_273_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_6_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_266_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_25_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_161_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_25_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_259_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[37\] Di0[37] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[37\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_188_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[23\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_154_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_147_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_41_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\] BANK128\[2\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\] BANK128\[0\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_137_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\] BANK128\[2\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_27 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_202_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_153_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[19\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_153_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_41_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\] BANK128\[1\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_243_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_177 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_188 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_199 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_142_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_1_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_1_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_30_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\] BANK128\[0\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_30_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.A0BUF\[5\] A0[5] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND3/B
+ sky130_fd_sc_hd__clkbuf_2
Xfill_142_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_156_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\] BANK128\[0\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_156_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_264_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_194_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[27\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[62\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_280_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_280_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[62\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_213_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.DIBUF\[37\] Di0[37] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[37\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_202_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_238_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_133_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_238_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_238_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_11_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_126_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_11_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_119_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_88_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_107_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\] BANK128\[0\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_107_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_88_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A3MUX\[55\] Do0MUX.M\[6\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_254_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[33\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_265_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_199_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_271_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_199_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_199_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_264_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_240_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_283_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_257_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_12_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_52_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_152_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_138_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_138_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_148_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_96_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_153_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.DIODE_DI\[10\] Di0[10] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[41\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_94_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_250_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_250_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_180_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_32_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_216_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_25_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A3MUX\[59\] Do0MUX.M\[7\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_18_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_231_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\] BANK128\[2\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_A0\[1\] A0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_47_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_248_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_85_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\] BANK128\[1\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_224_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_224_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_160_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\] BANK128\[1\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.A0BUF\[4\] A0[4] VGND VGND VPWR VPWR BANK128\[0\].RAM128.A0BUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_240_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_73_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_240_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_207_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[31\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_169_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_250_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_237_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_243_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[31\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\] BANK128\[3\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_236_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_22_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_22_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_131_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_118_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_98_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_229_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_98_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_124_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_118_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_117_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_118_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\] BANK128\[2\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_76_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_206 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_217 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_107_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIODE_DI\[5\] Di0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_228 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_239 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_9_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_63_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIODE_DI\[58\] Di0[58] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\] BANK128\[1\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
Xfill_35_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\] BANK128\[1\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.DIODE_DI\[39\] Di0[39] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_94_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_245_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_175_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[35\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_177_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF BANK128\[2\].RAM128.DEC0.AND0/Y VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
Xtap_175_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_87_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_134_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[35\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\] BANK128\[0\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_114 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_210_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_219_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_117_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_125_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_194_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_205 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_216 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_171_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_58_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_187_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_104_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_193_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_84_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_104_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_17_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_251_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_186_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_17_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\] BANK128\[3\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_33_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_241_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_234_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_129_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_227_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_122_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_115_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_249_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_116_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_249_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_145_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_66_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_277_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIBUF\[43\] Di0[43] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[43\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_59_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\] BANK128\[1\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_7_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A0MUX\[42\] Do0MUX.M\[5\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\] BANK128\[3\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_92_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_85_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[29\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_38_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[29\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[9\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_205_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_17_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_0_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\] BANK128\[2\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.DIODE_DI\[52\] Di0[52] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_221_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\] BANK128\[1\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_189_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_9_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_210_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_220_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIBUF\[43\] Di0[43] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[43\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_50_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_79_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_206_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_101_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_95_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_29_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_95_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A1MUX\[5\] Do0MUX.M\[0\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[27\] Di0[27] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\] BANK128\[3\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_115_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_191_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_131_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_184_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[10\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\] BANK128\[2\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_44_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[10\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_232_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[43\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\] BANK128\[1\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_156_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[43\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_69_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_71_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_64_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_172_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_265_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_37_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_145_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\] BANK128\[0\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_60_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_5_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\] BANK128\[0\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].DIODE_A1MUX\[36\] Do0MUX.M\[4\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_283_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_216_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_216_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_CLK BANK128\[3\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_232_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_232_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_232_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_37_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_43_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
Xtap_81_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_268_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_177_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_221_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_177_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_177_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_149_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_192_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\] BANK128\[0\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_257_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_211_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_204_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_126_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\] BANK128\[2\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_142_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_94_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_142_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_255_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_55_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_304 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_182_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_315 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_326 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_55_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_270_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_337 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_29_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[40\] Di0[40] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A2MUX\[50\] Do0MUX.M\[6\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_167_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[37\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIODE_DI\[21\] Di0[21] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_191_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\] BANK128\[3\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_253_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[37\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_253_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_183_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_62_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_238_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_55_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[12\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_48_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_261_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_3_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\] BANK128\[2\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_84_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[15\] Di0[15] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_6_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\] BANK128\[1\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_76_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_76_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_243_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_281_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF BANK128\[0\].RAM128.DEC0.AND2/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_243_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_229_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\] BANK128\[0\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_92_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_237_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_280_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_237_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_92_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_273_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_24_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_188_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_259_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_154_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[16\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_147_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_268_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_41_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_165_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[51\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[51\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_137_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_202_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_39 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\] BANK128\[2\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_153_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_153_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_41_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_34_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_243_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_140_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\] BANK128\[2\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\] BANK128\[1\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_178 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_189 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_30_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\] BANK128\[0\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A3MUX\[44\] Do0MUX.M\[5\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_97_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_280_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_213_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_213_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\] BANK128\[0\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_62_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_75_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_238_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_126_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_155_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_119_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\] BANK128\[3\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A3MUX\[48\] Do0MUX.M\[6\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_272_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_123_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\] BANK128\[3\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_271_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_264_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_12_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_257_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_279_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_52_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[45\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[45\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[20\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_180_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[20\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_180_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_32_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_25_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_A0\[0\] A0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_18_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\] BANK128\[2\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_208_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_152_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xfill_178_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\] BANK128\[0\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_57_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_57_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[49\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\] BANK128\[1\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_160_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_73_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[49\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_73_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\] BANK128\[1\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_240_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[24\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_22_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_243_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_213_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_22_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_249_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_236_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[24\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_131_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_229_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_185_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_98_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_118_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_124_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_265_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_98_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[4\] Di0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_117_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[57\] Di0[57] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].MUX\[0\] Do0MUX.M\[2\].MUX\[0\]/A0 Do0MUX.M\[2\].MUX\[0\]/A1 Do0MUX.M\[2\].MUX\[0\]/A2
+ Do0MUX.M\[2\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[16] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_207 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_218 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_229 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XDo0MUX.SEL0BUF\[0\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\] BANK128\[3\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_262_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_35_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\] BANK128\[1\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[7\].MUX\[1\] Do0MUX.M\[7\].MUX\[1\]/A0 Do0MUX.M\[7\].MUX\[1\]/A1 Do0MUX.M\[7\].MUX\[1\]/A2
+ Do0MUX.M\[7\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[57] sky130_fd_sc_hd__mux4_1
Xfill_35_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[39\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\] BANK128\[1\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_119_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_175_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_111 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_87_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_134_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_134_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\] BANK128\[3\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_67_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_191_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[14\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\] BANK128\[1\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\] BANK128\[0\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[14\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_30_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_247_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_210_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_126 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].MUX\[2\] Do0MUX.M\[1\].MUX\[2\]/A0 Do0MUX.M\[1\].MUX\[2\]/A1 Do0MUX.M\[1\].MUX\[2\]/A2
+ Do0MUX.M\[1\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[10] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_210_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[47\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_219_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_219_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_68_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_206 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_217 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].MUX\[3\] Do0MUX.M\[6\].MUX\[3\]/A0 Do0MUX.M\[6\].MUX\[3\]/A1 Do0MUX.M\[6\].MUX\[3\]/A2
+ Do0MUX.M\[6\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[51] sky130_fd_sc_hd__mux4_1
Xtap_171_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_84_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_84_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_73_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_84_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_193_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_104_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_104_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_186_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\] BANK128\[3\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_120_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_33_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_120_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[18\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_241_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_228_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_210_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_129_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_234_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[18\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIBUF\[12\] Di0[12] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[12\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_129_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_227_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_276_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[53\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_122_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_3_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_116_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_115_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\] BANK128\[2\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_249_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_108_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\] BANK128\[3\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_145_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].MUX\[4\] Do0MUX.M\[0\].MUX\[4\]/A0 Do0MUX.M\[0\].MUX\[4\]/A1 Do0MUX.M\[0\].MUX\[4\]/A2
+ Do0MUX.M\[0\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[4] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_145_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\] BANK128\[2\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_66_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_277_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_59_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_161_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIBUF\[36\] Di0[36] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[36\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_161_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_74_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_7_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[5\].MUX\[5\] Do0MUX.M\[5\].MUX\[5\]/A0 Do0MUX.M\[5\].MUX\[5\]/A1 Do0MUX.M\[5\].MUX\[5\]/A2
+ Do0MUX.M\[5\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[45] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[51\] Di0[51] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[61\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_92_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\] BANK128\[3\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_107_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\] BANK128\[1\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[2\].DIODE_A1MUX\[21\] Do0MUX.M\[2\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_85_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_78_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.WEBUF\[1\] WE0[1] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_205_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_122_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_122_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[57\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\] BANK128\[2\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[45\] Di0[45] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[12\] Di0[12] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[12\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[9\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[32\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_9_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\] BANK128\[1\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[32\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_214_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_166_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\] BANK128\[1\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_79_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_246_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[36\] Di0[36] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[36\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_246_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_206_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_101_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_113_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\] BANK128\[0\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].MUX\[7\] Do0MUX.M\[4\].MUX\[7\]/A0 Do0MUX.M\[4\].MUX\[7\]/A1 Do0MUX.M\[4\].MUX\[7\]/A2
+ Do0MUX.M\[4\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[39] sky130_fd_sc_hd__mux4_1
Xtap_259_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_115_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
Xtap_46_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_178_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_191_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_46_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A1MUX\[25\] Do0MUX.M\[3\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_184_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_61_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_131_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_44_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_131_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.WEBUF\[5\] WE0[5] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_131_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_195_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_195_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_232_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\] BANK128\[2\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_225_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_129_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[22\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_64_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_172_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_172_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_172_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_85_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[22\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_145_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\] BANK128\[0\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_60_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_5_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[55\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[55\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_283_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_216_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A2MUX\[15\] Do0MUX.M\[1\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_216_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_216_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_216_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_65_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_232_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_264_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_37_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[26\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_14_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_14_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_177_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_14_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[26\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_149_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_100_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_193_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_211_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_30_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_193_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A3MUX\[4\] Do0MUX.M\[0\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_204_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[59\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\] BANK128\[3\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_39_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_39_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_288_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[59\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_19_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\] BANK128\[2\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_55_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_305 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_182_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_316 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A2MUX\[19\] Do0MUX.M\[2\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_327 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_338 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_42_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_42_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_168_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_168_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[33\] Di0[33] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_167_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_191_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[14\] Di0[14] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_62_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_96_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_238_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_55_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.WEBUF\[4\] WE0[4] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_48_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_246_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_202_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A0MUX\[62\] Do0MUX.M\[7\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[40\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_3_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\] BANK128\[2\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[40\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_159_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_159_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\] BANK128\[2\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\] BANK128\[2\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_77_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_6_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
Xtap_6_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_6_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_182_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_227_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_227_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\] BANK128\[1\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_243_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_237_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_280_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_267_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_112_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_92_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_273_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A3MUX\[33\] Do0MUX.M\[4\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_112_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_266_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_25_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
Xtap_25_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_96_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_259_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\] BANK128\[0\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_154_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_147_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_210_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_18 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_202_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[30\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[30\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_41_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_179 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[63\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_1_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_142_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_1_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\] BANK128\[1\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_1_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
Xfill_142_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[63\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_142_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_156_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\] BANK128\[3\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_264_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\] BANK128\[3\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_97_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_60_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_280_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_213_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_213_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_219_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_213_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[34\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_21_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[34\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_238_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_11_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_126_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_238_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_87_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_119_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_107_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_170_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_88_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_254_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\] BANK128\[3\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\] BANK128\[0\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_270_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_123_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_271_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_258_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\] BANK128\[3\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_199_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_264_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[42\] Di0[42] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[42\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_257_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_12_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
Xfill_283_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_152_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL1BUF\[5\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_148_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_138_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\] BANK128\[2\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_79_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_164_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_137_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_284_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_284_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_180_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_216_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_32_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_216_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_25_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_18_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\] BANK128\[3\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_231_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\] BANK128\[3\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_275_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_208_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_3_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_3_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_57_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_224_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_189_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[42\] Di0[42] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[42\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_73_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\] BANK128\[1\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_240_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_240_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_207_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_207_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\] BANK128\[1\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[28\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_222_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_237_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[3\] Di0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_236_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_229_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_117_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\] BANK128\[0\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_134_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_281_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_208 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_107_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_219 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_107_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[36\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_150_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_262_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_63_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_255_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_35_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_119_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_123 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_87_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_88_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_67_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_67_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\] BANK128\[3\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_67_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\] BANK128\[0\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_30_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_210_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_105 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_23_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[42\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_219_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_219_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.EN0BUF DEC0.AND1/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.EN0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_207 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_218 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_A0\[0\] A0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_104_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_193_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_104_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_104_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_17_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_186_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[50\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_120_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_120_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_33_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\] BANK128\[3\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_72_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A1MUX\[10\] Do0MUX.M\[1\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_241_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_210_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_234_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_276_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_227_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_276_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_3_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_249_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_116_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_115_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_249_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_145_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\] BANK128\[2\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_108_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_145_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_49_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xfill_59_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_161_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[0\] Di0[0] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[29\] Di0[29] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[29\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_161_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_7_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[63\] Di0[63] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_90_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[4\] Di0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_201_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[44\] Di0[44] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_186_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_92_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_85_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_78_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_268_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_122_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_55_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_221_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[8\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\] BANK128\[2\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[38\] Di0[38] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_9_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\] BANK128\[3\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_70_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[4\] Di0[4] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_166_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_200_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[11\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_207_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_79_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_246_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[11\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_43_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_206_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xfill_286_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[29\] Di0[29] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[29\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_101_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_95_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\] BANK128\[0\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_262_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_28_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[44\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_191_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_131_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_184_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_131_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[44\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\] BANK128\[1\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_195_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_195_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_232_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_60_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_225_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_120_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_218_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[8\] Di0[8] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[8\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_64_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_37_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_273_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_60_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_5_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\] BANK128\[0\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[48\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\] BANK128\[3\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[48\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_283_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_90_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_216_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_216_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_232_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_232_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_81_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_14_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_177_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_149_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_212_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_30_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_192_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_30_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_30_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_211_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_193_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_41_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_204_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XDo0MUX.M\[6\].DIODE_A0MUX\[51\] Do0MUX.M\[6\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[32\] Di0[32] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_288_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\] BANK128\[3\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_39_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[38\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_306 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_55_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_317 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_55_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_328 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_55_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_286_339 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[38\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_175_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_168_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_168_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\] BANK128\[1\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIODE_DI\[26\] Di0[26] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_191_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_183_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_62_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_96_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_55_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_246_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_48_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_143_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_33_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_278_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_3_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_159_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_159_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_174_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[7\] Di0[7] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_6_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_243_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_243_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[52\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_274_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_243_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\] BANK128\[1\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_237_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\] BANK128\[2\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_267_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[52\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_92_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_92_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_273_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_252_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
Xtap_188_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_154_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_41_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_268_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_147_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\] BANK128\[0\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_165_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_137_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_173_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_137_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_202_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A1MUX\[45\] Do0MUX.M\[5\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\] BANK128\[0\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_228_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_41_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_286_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.DIBUF\[11\] Di0[11] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[11\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_140_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_176 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_1_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_30_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_142_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[56\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[56\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_164_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\] BANK128\[3\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_97_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_280_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_60_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_280_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_213_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_53_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[6\].DIODE_A1MUX\[49\] Do0MUX.M\[6\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.DIODE_DI\[20\] Di0[20] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_21_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[13\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_11_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_11_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_238_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\] BANK128\[2\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_88_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_88_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_254_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_88_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_254_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[11\] Di0[11] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[11\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_190_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[46\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_123_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\] BANK128\[3\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_270_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[46\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_271_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_199_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_264_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_257_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_12_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIBUF\[35\] Di0[35] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[35\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[21\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_152_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_52_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_148_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_138_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_7_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_146_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\] BANK128\[0\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\] BANK128\[2\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_200_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A2MUX\[39\] Do0MUX.M\[4\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIBUF\[59\] Di0[59] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[59\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[17\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_284_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_93_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_32_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_93_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_25_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_231_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_18_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\] BANK128\[0\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.A0BUF\[3\] A0[3] VGND VGND VPWR VPWR BANK128\[3\].RAM128.A0BUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\] BANK128\[0\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_275_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_208_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_208_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_178_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[25\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_3_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xfill_178_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_3_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_224_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[60\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_85_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_224_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\] BANK128\[3\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_224_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[60\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[35\] Di0[35] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[35\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_207_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_251_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\] BANK128\[1\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_169_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_249_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_22_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_7_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_236_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[59\] Di0[59] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[59\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_118_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_229_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_98_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_117_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_118_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_238_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\] BANK128\[0\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A3MUX\[53\] Do0MUX.M\[6\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_270_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_209 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_91_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_150_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_150_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_150_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_262_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_255_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_150_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[15\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_159_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_6_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_119_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_119_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_175_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_102 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_175_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_87_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_134_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_67_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_67_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_220 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_30_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\] BANK128\[0\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_23_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_210_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_247_117 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A3MUX\[57\] Do0MUX.M\[7\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_210_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_16_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\] BANK128\[2\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_219_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_125_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_68_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_125_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[19\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_208 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[54\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_219 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_84_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[54\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_17_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_251_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_251_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_186_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.A0BUF\[2\] A0[2] VGND VGND VPWR VPWR BANK128\[0\].RAM128.A0BUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_179_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_120_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_120_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_33_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_72_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_33_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_210_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_241_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_228_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_196_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_129_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\] BANK128\[3\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_234_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_129_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_227_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_3_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[62\] Di0[62] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_249_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_116_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_145_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_116_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_115_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_249_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_108_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_131_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_58_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\] BANK128\[2\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_131_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_198_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[3\] Di0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_74_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[58\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\] BANK128\[1\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[56\] Di0[56] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\] BANK128\[1\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_90_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[58\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\] BANK128\[1\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_186_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.A0BUF\[6\] A0[6] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND3/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_186_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[37\] Di0[37] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_92_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_107_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[33\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_85_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_78_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_122_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[33\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_205_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_221_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_221_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_9_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[8\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_214_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_207_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_246_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_246_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_101_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_113_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_36_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_95_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_113_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_29_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_115_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_185_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\] BANK128\[0\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_262_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_184_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[23\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_226_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[23\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_232_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_225_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_120_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_172_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_172_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_64_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_172_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_172_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[41\] Di0[41] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[41\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_258_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_85_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[9\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_145_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_60_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_60_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_5_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A0MUX\[40\] Do0MUX.M\[5\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_194_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\] BANK128\[3\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_90_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_283_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_216_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[27\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_83_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[27\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[62\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_264_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[50\] Di0[50] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF BANK128\[3\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_164_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_8_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_51_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\] BANK128\[1\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_51_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_101_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_14_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_257_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_257_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_257_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_257_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIBUF\[41\] Di0[41] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[41\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_193_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_211_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_204_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_273_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_126_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_273_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_246_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_39_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_288_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A1MUX\[3\] Do0MUX.M\[0\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_101_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[25\] Di0[25] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\] BANK128\[3\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_142_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A1MUX\[30\] Do0MUX.M\[3\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_55_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_307 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
Xfill_286_318 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_329 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_175_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\] BANK128\[2\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_168_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_71_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_71_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_168_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\] BANK128\[2\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_230_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[41\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\] BANK128\[1\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_191_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[19\] Di0[19] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_183_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[41\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_183_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_62_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_55_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_48_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_100_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_202_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\] BANK128\[0\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\] BANK128\[0\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_33_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_261_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_278_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_3_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_278_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\] BANK128\[0\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_159_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A1MUX\[34\] Do0MUX.M\[4\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_243_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_281_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_283_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_243_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_237_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\] BANK128\[1\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_112_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_25_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_112_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[31\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_25_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
Xtap_25_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[31\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_268_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_147_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\] BANK128\[0\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_137_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_202_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_228_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_34_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_278_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_1_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_102_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_1_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_142_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_142_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_178_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_178_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_149_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_164_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[35\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\] BANK128\[3\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_97_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[35\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_97_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_60_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\] BANK128\[0\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_53_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_213_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_213_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_213_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[10\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_46_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\] BANK128\[2\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_21_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_21_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\] BANK128\[2\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_82_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[13\] Di0[13] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[3\].DIODE_A2MUX\[28\] Do0MUX.M\[3\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_238_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_238_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_238_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_155_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_87_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_123_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_270_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_123_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\] BANK128\[0\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_123_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_265_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\] BANK128\[3\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_199_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_225_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_271_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_258_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_264_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_12_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_257_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_52_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[28\] Di0[28] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[28\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_145_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_148_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_138_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_CLK BANK128\[1\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_200_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_161_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_146 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\] BANK128\[2\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_164_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_79_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_164_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_77_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_77_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_94_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_284_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_180_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_93_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_216_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_32_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_216_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_25_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\] BANK128\[2\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\] BANK128\[1\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_231_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_18_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_189_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\] BANK128\[0\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_275_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A3MUX\[42\] Do0MUX.M\[5\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[29\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_208_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[29\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_224_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_85_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_224_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_73_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_240_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_240_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[28\] Di0[28] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[28\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_207_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\] BANK128\[0\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_207_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_222_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_222_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_22_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_22_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_229_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_128_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_128_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_98_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_265_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_265_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_265_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_265_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_117_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\] BANK128\[0\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_265_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\] BANK128\[0\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_281_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_254_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_150_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_262_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_63_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_63_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_255_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_35_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_35_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_150_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_35_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[43\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_119_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_94_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_177_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_175_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_114 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[43\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_87_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_108_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_67_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_164_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_210 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_221 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_30_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_23_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_247_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_204_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_129 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_16_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_210_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\] BANK128\[3\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\] BANK128\[2\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_219_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_125_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_125_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_235_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_209 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_58_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_84_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_104_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\] BANK128\[1\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_251_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_17_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\] BANK128\[1\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_210_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_241_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_228_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_234_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_129_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_227_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_3_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_57_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_116_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_249_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[2\] Di0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_145_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_115_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[55\] Di0[55] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_145_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_108_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_58_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_58_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_58_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\] BANK128\[2\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_161_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_198_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_161_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\] BANK128\[3\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_72_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_260_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\] BANK128\[1\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_110_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIODE_DI\[49\] Di0[49] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[37\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\] BANK128\[1\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_92_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_107_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_107_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_85_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_78_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[12\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\] BANK128\[1\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_0_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\] BANK128\[0\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_0_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_63_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[12\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_221_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_221_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[1\].MUX\[0\] Do0MUX.M\[1\].MUX\[0\]/A0 Do0MUX.M\[1\].MUX\[0\]/A1 Do0MUX.M\[1\].MUX\[0\]/A2
+ Do0MUX.M\[1\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[8] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[45\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_200_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\] BANK128\[1\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_262_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].MUX\[1\] Do0MUX.M\[6\].MUX\[1\]/A0 Do0MUX.M\[6\].MUX\[1\]/A1 Do0MUX.M\[6\].MUX\[1\]/A2
+ Do0MUX.M\[6\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[49] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_267_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_28_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_131_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_184_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_44_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_240_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\] BANK128\[3\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_233_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_60_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[16\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_232_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_60_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[10\] Di0[10] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[10\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[16\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_225_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[51\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_120_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_156_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_218_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_69_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_69_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_113_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_156_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_69_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].MUX\[2\] Do0MUX.M\[0\].MUX\[2\]/A0 Do0MUX.M\[0\].MUX\[2\]/A1 Do0MUX.M\[0\].MUX\[2\]/A2
+ Do0MUX.M\[0\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[2] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_172_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[49\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_64_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_172_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_85_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_57_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_37_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_85_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_85_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[34\] Di0[34] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[34\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_85_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_5_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_197_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[5\].MUX\[3\] Do0MUX.M\[5\].MUX\[3\]/A0 Do0MUX.M\[5\].MUX\[3\]/A1 Do0MUX.M\[5\].MUX\[3\]/A2
+ Do0MUX.M\[5\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[43] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_90_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\] BANK128\[3\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\] BANK128\[1\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_83_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_76_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_110_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_28_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_232_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_232_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\] BANK128\[2\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[43\] Di0[43] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[10\] Di0[10] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[10\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_14_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_14_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\] BANK128\[1\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_14_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[39\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_212_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_211_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[34\] Di0[34] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[34\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_41_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_126_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_39_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\] BANK128\[0\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_34_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].MUX\[5\] Do0MUX.M\[4\].MUX\[5\]/A0 Do0MUX.M\[4\].MUX\[5\]/A1 Do0MUX.M\[4\].MUX\[5\]/A2
+ Do0MUX.M\[4\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[37] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_288_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_255_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_142_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_255_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_1_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_142_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[18\] Di0[18] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_142_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_308 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_169_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_319 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_55_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[58\] Di0[58] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[58\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_175_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_270_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.WEBUF\[3\] WE0[3] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_168_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_71_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_168_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_167_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_230_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\] BANK128\[2\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_167_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_223_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_191_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\] BANK128\[1\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_96_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_96_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[20\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\] BANK128\[2\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_55_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[20\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_48_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_202_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\] BANK128\[0\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_261_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_105_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[3\].MUX\[7\] Do0MUX.M\[3\].MUX\[7\]/A0 Do0MUX.M\[3\].MUX\[7\]/A1 Do0MUX.M\[3\].MUX\[7\]/A2
+ Do0MUX.M\[3\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[31] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[53\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_159_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[53\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_6_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_CLK BANK128\[0\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[1\].DIODE_A2MUX\[13\] Do0MUX.M\[1\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[58\] Di0[58] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[58\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_243_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_92_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_25_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_190 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_25_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[24\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_41_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[24\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_147_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_41_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_41_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\] BANK128\[0\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_137_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A3MUX\[2\] Do0MUX.M\[0\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_202_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_257_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[57\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_153_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_286_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[57\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_153_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_228_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_228_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\] BANK128\[2\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_228_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_140_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[2\].DIODE_A2MUX\[17\] Do0MUX.M\[2\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xfill_278_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_173_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_1_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[31\] Di0[31] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_164_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_164_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_194_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_194_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[12\] Di0[12] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_97_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[14\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\] BANK128\[3\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_60_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[14\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_53_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.WEBUF\[2\] WE0[2] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_46_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_213_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[7\].DIODE_A0MUX\[60\] Do0MUX.M\[7\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\] BANK128\[2\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_285_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[47\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\] BANK128\[2\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\] BANK128\[2\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_75_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_238_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[47\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_68_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_155_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_107_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\] BANK128\[1\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_11_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_123_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_272_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_36_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_265_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_199_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_271_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_4_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_258_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[18\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_264_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_52_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_279_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_12_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_52_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_257_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_240_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[18\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_279_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\] BANK128\[0\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_87_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.WEBUF\[6\] WE0[6] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_145_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF BANK128\[2\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_138_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_146_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_148_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_7_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\] BANK128\[2\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_164_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_79_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_200_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_164_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\] BANK128\[2\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_32_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_113_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_25_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[61\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_18_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\] BANK128\[1\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[61\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_178_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_208_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_178_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_152_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_3_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_104_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A1MUX\[54\] Do0MUX.M\[6\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[32\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_240_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_222_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[32\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_22_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_249_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_22_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_128_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_98_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_117_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_281_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_134_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_134_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\] BANK128\[3\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_150_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\] BANK128\[3\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_150_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_262_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_249_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_63_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[40\] Di0[40] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[40\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_255_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_150_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_159_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.SEL1BUF\[3\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_6_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_159_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A1MUX\[58\] Do0MUX.M\[7\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_136_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_119_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_94_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_175_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_177_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_126 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_87_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[22\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_191_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_124_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_200 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_211 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_222 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_30_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_210_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_108 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_23_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_210_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_204_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[55\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_16_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\] BANK128\[3\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\] BANK128\[3\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[55\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_219_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_219_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\] BANK128\[2\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[30\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_125_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_187_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[40\] Di0[40] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[40\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_251_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_104_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_81_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\] BANK128\[1\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_251_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_120_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_120_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\] BANK128\[1\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_120_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[26\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_33_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_72_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_33_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[1\] Di0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_203_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_200_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_71_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_234_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_276_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_116_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_276_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_227_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_3_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_249_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_116_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_115_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\] BANK128\[0\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[59\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xfill_108_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_145_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[48\] Di0[48] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_145_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_58_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_131_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_145_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_49_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[59\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_57_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_161_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_198_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_72_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[34\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_260_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_253_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_186_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\] BANK128\[1\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_92_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_99_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_107_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_85_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_78_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_122_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_122_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_122_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\] BANK128\[3\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_276_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_0_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\] BANK128\[0\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A3MUX\[62\] Do0MUX.M\[7\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_221_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[40\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_262_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_267_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_178_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_54_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_44_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_184_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_54_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_44_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_104_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_44_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_104_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\] BANK128\[3\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_232_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_219_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_32_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_114_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_225_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.SEL_DIODE\[0\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_120_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\] BANK128\[2\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_172_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_85_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_172_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_85_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_145_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_273_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[27\] Di0[27] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[27\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[28\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_60_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[63\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_5_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[8\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.DIODE_DI\[61\] Di0[61] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_121_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[63\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[2\] Di0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[42\] Di0[42] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_194_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_194_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\] BANK128\[3\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_90_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF BANK128\[0\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_83_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\] BANK128\[3\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_249_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_232_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\] BANK128\[2\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\] BANK128\[2\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_101_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[36\] Di0[36] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_51_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_14_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\] BANK128\[3\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[2\] Di0[2] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_257_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_30_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_126_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[27\] Di0[27] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[27\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_273_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_39_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_273_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\] BANK128\[0\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_27_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_288_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_206_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_142_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_55_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[42\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_255_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_309 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[42\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\] BANK128\[1\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XDo0MUX.SEL_DIODE\[1\] A0[8] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_42_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_71_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_168_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_230_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_167_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_223_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\] BANK128\[2\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_191_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_216_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_183_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_96_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_183_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.DIBUF\[6\] Di0[6] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_55_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_100_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_48_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_202_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_33_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\] BANK128\[0\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_227_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_182_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_112_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_180 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_25_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_191 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_268_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_147_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_41_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_210_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_158_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_137_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_284_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_202_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_153_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[30\] Di0[30] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\] BANK128\[3\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[36\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_140_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_180_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_15_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_278_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_140_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_286_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[36\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_173_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_82_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_1_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_166_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_1_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_142_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_178_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_149_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\] BANK128\[1\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_70_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[24\] Di0[24] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].DIODE_A0MUX\[29\] Do0MUX.M\[3\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_60_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_53_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_213_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_219_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_46_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_0_190 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_285_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_1_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_21_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\] BANK128\[2\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_238_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_238_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_155_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[5\] Di0[5] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_155_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_254_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_254_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_254_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[50\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_123_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
Xtap_270_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_123_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\] BANK128\[1\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\] BANK128\[2\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_270_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[50\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_271_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_264_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_257_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\] BANK128\[0\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_138_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_7_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_40_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_164_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_200_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[5\].DIODE_A1MUX\[43\] Do0MUX.M\[5\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_77_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_94_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_284_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_180_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\] BANK128\[0\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_93_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[9\] Di0[9] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[9\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_93_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_180_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_93_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_32_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_25_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_189_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_9_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\] BANK128\[1\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xfill_178_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_208_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\] BANK128\[3\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_178_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_224_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_51_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_93_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_240_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_240_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_207_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_207_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_249_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_22_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[11\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_128_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_134_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[44\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_214_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\] BANK128\[3\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[44\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_262_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_255_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[33\] Di0[33] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[33\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_35_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_150_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_136_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_119_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_175_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_175_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_12_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_175_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_129_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_105 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\] BANK128\[0\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_175_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\] BANK128\[2\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_134_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_87_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_88_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A2MUX\[37\] Do0MUX.M\[4\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[57\] Di0[57] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[57\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_67_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_67_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_75_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_124_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_201 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_212 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_223 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_90_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_30_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_247_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_23_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_180_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_16_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[48\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.A0BUF\[1\] A0[1] VGND VGND VPWR VPWR BANK128\[3\].RAM128.A0BUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\] BANK128\[3\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_219_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[48\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_99_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_235_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\] BANK128\[3\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_104_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_66_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_104_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_251_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[33\] Di0[33] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[33\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_251_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\] BANK128\[1\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_120_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_120_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_234_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_129_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIBUF\[57\] Di0[57] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[57\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_129_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_276_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_227_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_3_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\] BANK128\[0\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_115_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_145_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_116_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_58_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_108_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_249_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\] BANK128\[0\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A3MUX\[51\] Do0MUX.M\[6\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[38\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\] BANK128\[1\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_49_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_58_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_161_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_57_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[38\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_198_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_161_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_74_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_260_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_253_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_214_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_90_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_214_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[13\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_246_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_92_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_85_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_78_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF BANK128\[1\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_276_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_0_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_63_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_221_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\] BANK128\[0\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\] BANK128\[2\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_200_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_246_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[17\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[52\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_267_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_39_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_28_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[52\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_54_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_184_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.A0BUF\[0\] A0[0] VGND VGND VPWR VPWR BANK128\[0\].RAM128.A0BUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_131_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_44_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_287_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_121_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A0MUX\[7\] Do0MUX.M\[0\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_225_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[60\] Di0[60] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_69_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_69_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_156_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_69_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_113_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_156_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_69_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_106_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\] BANK128\[2\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_258_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_172_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_105_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_85_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_196_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[1\] Di0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_145_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[56\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\] BANK128\[1\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_197_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.DIODE_DI\[54\] Di0[54] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_197_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\] BANK128\[1\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[56\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\] BANK128\[1\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.A0BUF\[4\] A0[4] VGND VGND VPWR VPWR BANK128\[1\].RAM128.A0BUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.DIODE_DI\[35\] Di0[35] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_CLK BANK128\[2\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_90_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_83_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_186_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_216_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_76_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XDo0MUX.M\[1\].DIODE_A3MUX\[9\] Do0MUX.M\[1\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_249_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\] BANK128\[2\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[29\] Di0[29] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_14_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_30_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_257_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_273_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_27_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_288_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[46\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\] BANK128\[0\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_142_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_55_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_1_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_142_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_142_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_27_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_176_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_27_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_1_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_175_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_168_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[21\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_71_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_224_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[21\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_230_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_223_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_191_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_216_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_111_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_209_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[54\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_55_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_143_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A0MUX\[14\] Do0MUX.M\[1\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_48_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_143_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_246_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_202_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_261_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_33_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\] BANK128\[3\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_227_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_227_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_81_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[25\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[25\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_243_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[60\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_243_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_162_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_25_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_252_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_25_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[58\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_181 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_155_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_192 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[2\].DIODE_A0MUX\[18\] Do0MUX.M\[2\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_268_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_41_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_268_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_284_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_284_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_202_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_32_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A1MUX\[1\] Do0MUX.M\[0\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[23\] Di0[23] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\] BANK128\[3\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_233_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[63\] Di0[63] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[63\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_286_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_180_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_243_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xfill_140_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_278_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_15_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[15\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_243_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_173_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_102_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_82_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_1_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\] BANK128\[2\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_166_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[15\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_178_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_15_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_159_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_178_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\] BANK128\[2\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_31_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\] BANK128\[1\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_194_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIODE_DI\[17\] Di0[17] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_97_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_60_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_53_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_46_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_180 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_191 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_39_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\] BANK128\[0\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_21_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A1MUX\[32\] Do0MUX.M\[4\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_11_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[19\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_107_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[19\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_170_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[63\] Di0[63] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[63\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_254_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_88_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_123_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_270_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
Xtap_123_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_265_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\] BANK128\[1\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_225_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_203_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_203_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_279_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_264_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_52_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_257_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_279_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_138_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_7_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\] BANK128\[0\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_146_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_161_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[62\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_200_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[62\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_284_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_93_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A2MUX\[22\] Do0MUX.M\[2\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_180_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_32_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_216_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_93_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_276_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_25_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_208_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[33\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_178_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\] BANK128\[3\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_178_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[33\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_194_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_224_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\] BANK128\[0\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_51_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_93_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_93_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_44_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_240_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_207_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_240_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\] BANK128\[2\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_222_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_213_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_213_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\] BANK128\[2\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_249_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[11\] Di0[11] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A2MUX\[26\] Do0MUX.M\[3\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_118_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_118_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_134_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_47_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_84_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_47_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_214_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[23\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_150_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\] BANK128\[3\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\] BANK128\[3\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_150_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_262_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_249_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[23\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_255_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_35_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_159_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_137_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_150_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_159_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[26\] Di0[26] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[26\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_143_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_136_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_119_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_175_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_129_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_175_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_88_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_175_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_117 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_175_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_134_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\] BANK128\[2\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_191_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_124_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\] BANK128\[1\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_202 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_213 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_224 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_30_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_23_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\] BANK128\[2\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_180_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\] BANK128\[1\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_180_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_16_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\] BANK128\[0\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A3MUX\[40\] Do0MUX.M\[5\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[27\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.SEL_DIODE\[0\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_219_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_99_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[27\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_125_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_125_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_279_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_251_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_251_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[59\] Di0[59] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_81_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[26\] Di0[26] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[26\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\] BANK128\[0\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_120_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_120_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_120_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_290 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_129_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_276_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_3_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_109_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_116_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\] BANK128\[0\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_145_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_4_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_249_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_4_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\] BANK128\[0\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_225_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_57_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_198_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_72_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_72_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_260_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_90_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_90_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_253_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_246_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[7\].DIODE_A1MUX\[63\] Do0MUX.M\[7\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_141_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_239_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_186_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[41\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_119_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_92_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[41\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_85_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_78_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_205_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_205_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_21_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\] BANK128\[3\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\] BANK128\[2\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_246_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_246_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_115_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_267_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_267_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_39_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_131_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[31\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_240_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_211_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_287_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_287_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_60_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_225_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[9\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[0\] Di0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_69_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_113_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[53\] Di0[53] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_69_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_172_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_172_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_258_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_112_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\] BANK128\[2\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_172_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_85_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_196_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\] BANK128\[3\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_189_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_121_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF BANK128\[2\].RAM128.DEC0.AND3/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_121_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_197_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\] BANK128\[1\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_197_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[47\] Di0[47] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[35\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\] BANK128\[1\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_90_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[28\] Di0[28] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_216_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_83_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_186_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_103_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_249_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[10\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_232_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_36_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\] BANK128\[1\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_330 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[10\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[43\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_30_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_185_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_257_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_273_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_273_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\] BANK128\[1\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_288_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\] BANK128\[0\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_1_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_1_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_55_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_222_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\] BANK128\[3\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_168_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A2MUX\[6\] Do0MUX.M\[0\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_71_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_230_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_217_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_223_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_167_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_216_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_287_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_111_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_20_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_209_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_287_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].MUX\[0\] Do0MUX.M\[0\].MUX\[0\]/A0 Do0MUX.M\[0\].MUX\[0\]/A1 Do0MUX.M\[0\].MUX\[0\]/A2
+ Do0MUX.M\[0\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[0] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_143_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_143_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_29_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_55_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_100_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[32\] Di0[32] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[32\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_143_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_100_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_48_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_132_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_33_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_105_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].MUX\[1\] Do0MUX.M\[5\].MUX\[1\]/A0 Do0MUX.M\[5\].MUX\[1\]/A1 Do0MUX.M\[5\].MUX\[1\]/A2
+ Do0MUX.M\[5\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[41] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_227_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[29\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_213_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\] BANK128\[3\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_81_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_112_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\] BANK128\[2\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[41\] Di0[41] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_25_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_182 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_155_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_193 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_260_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\] BANK128\[1\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_268_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_268_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[37\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_284_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[32\] Di0[32] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[32\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_284_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_202_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].MUX\[3\] Do0MUX.M\[4\].MUX\[3\]/A0 Do0MUX.M\[4\].MUX\[3\]/A1 Do0MUX.M\[4\].MUX\[3\]/A2
+ Do0MUX.M\[4\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[35] sky130_fd_sc_hd__mux4_1
Xtap_153_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[16\] Di0[16] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\] BANK128\[3\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xfill_278_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_243_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_243_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[56\] Di0[56] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[56\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_15_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_173_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.WEBUF\[1\] WE0[1] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_1_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_166_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_30_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_159_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_149_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_178_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_70_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_70_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\] BANK128\[2\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_70_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_221_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_194_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\] BANK128\[1\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_60_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\] BANK128\[2\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_53_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_90 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_219_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_213_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_219_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_219_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_46_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_0_181 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_192 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\] BANK128\[0\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_242_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[5\] Do0MUX.M\[3\].MUX\[5\]/A0 Do0MUX.M\[3\].MUX\[5\]/A1 Do0MUX.M\[3\].MUX\[5\]/A2
+ Do0MUX.M\[3\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[29] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[51\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_238_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_11_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[51\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_11_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_155_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_107_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A2MUX\[11\] Do0MUX.M\[1\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_254_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_254_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\] BANK128\[0\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_254_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIBUF\[56\] Di0[56] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[56\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_96_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_270_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_123_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_258_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_279_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_153_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_146_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_257_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_12_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_52_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_138_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_146_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\] BANK128\[0\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A3MUX\[0\] Do0MUX.M\[0\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_161_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_164_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_161_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_200_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_164_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].MUX\[7\] Do0MUX.M\[2\].MUX\[7\]/A0 Do0MUX.M\[2\].MUX\[7\]/A1 Do0MUX.M\[2\].MUX\[7\]/A2
+ Do0MUX.M\[2\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[23] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_87_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_180_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.SEL0BUF\[7\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_180_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_93_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_113_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_93_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_276_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_171_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_269_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_189_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_11_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.DIODE_DI\[10\] Di0[10] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[12\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\] BANK128\[3\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_224_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_224_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_78_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[12\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_51_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.WEBUF\[0\] WE0[0] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_104_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_44_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_240_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_104_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_240_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\] BANK128\[2\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_22_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_249_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[45\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\] BANK128\[2\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_73_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[45\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_128_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_265_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_134_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_134_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_47_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_281_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_107_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_214_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[4\].DIODE_A0MUX\[38\] Do0MUX.M\[4\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_63_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[16\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_63_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_262_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_63_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_92_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_255_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[16\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\] BANK128\[0\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_35_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_150_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.WEBUF\[4\] WE0[4] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_6_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_119_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[19\] Di0[19] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[19\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_12_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_129_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_134_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_129 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_134_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\] BANK128\[2\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_108_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\] BANK128\[3\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[49\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\] BANK128\[2\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_191_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_75_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[49\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_203 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_214 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_225 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_30_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_23_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_210_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_180_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_16_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\] BANK128\[1\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIODE_DI\[58\] Di0[58] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_219_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_99_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\] BANK128\[3\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_125_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_125_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_251_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_81_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A1MUX\[52\] Do0MUX.M\[6\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[19\] Di0[19] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[19\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_33_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[39\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_33_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_280 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_291 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[39\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_129_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_276_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_116_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_3_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_122_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_249_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_249_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_249_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_58_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\] BANK128\[0\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_4_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_131_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_58_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_4_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\] BANK128\[3\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_74_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_198_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_261_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_241_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_69_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_74_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\] BANK128\[3\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_260_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_247_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_214_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_253_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xfill_214_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_246_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_110_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_23_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.SEL1BUF\[1\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_23_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF BANK128\[3\].RAM128.DEC0.AND0/Y VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_239_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A1MUX\[56\] Do0MUX.M\[7\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_134_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_186_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_99_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_92_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_107_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_85_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[62\] Di0[62] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[62\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_78_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_122_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[20\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_205_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_135_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_276_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_48_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_221_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[53\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\] BANK128\[3\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_197_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_197_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\] BANK128\[3\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[53\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\] BANK128\[2\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_246_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_262_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_262_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_121_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_121_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_39_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\] BANK128\[1\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_44_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A2MUX\[46\] Do0MUX.M\[5\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\] BANK128\[1\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_44_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[24\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_211_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_287_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_287_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[62\] Di0[62] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[62\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_121_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_114_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_225_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[57\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[46\] Di0[46] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\] BANK128\[3\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[57\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_112_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_196_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_273_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[32\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_189_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_60_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_60_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_251_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_194_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\] BANK128\[1\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_90_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_83_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_216_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_216_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[14\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_232_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_320 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_331 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A1MUX\[8\] Do0MUX.M\[1\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\] BANK128\[0\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[7\].DIODE_A3MUX\[60\] Do0MUX.M\[7\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[47\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_51_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[47\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_185_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[22\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_273_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_288_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_287_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_255_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_1_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_222_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_270_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[18\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_168_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_231_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\] BANK128\[3\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_71_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[8\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_230_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_167_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_223_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_191_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_216_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_111_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_209_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_116_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_CLK CLK VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_100_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_18_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[25\] Di0[25] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[25\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_132_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[26\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[61\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[61\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[0\] Di0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_167_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_167_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_167_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[40\] Di0[40] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_213_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_213_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_227_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\] BANK128\[3\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_81_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\] BANK128\[3\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_74_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_243_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_67_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_243_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_237_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_237_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\] BANK128\[2\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_25_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_183 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\] BANK128\[2\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_24_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[34\] Di0[34] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_194 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_260_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_41_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_41_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIBUF\[0\] Di0[0] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_158_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_158_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_137_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_137_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_202_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[25\] Di0[25] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[25\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_153_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\] BANK128\[0\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_66_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_228_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\] BANK128\[0\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_66_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[40\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_180_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_167_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_82_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xfill_140_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_278_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[40\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\] BANK128\[1\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_173_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_251_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[49\] Di0[49] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[49\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_166_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_30_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_159_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_178_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_221_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_70_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\] BANK128\[2\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_164_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_194_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_194_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[4\] Di0[4] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.DIODE_A0\[6\] A0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_60_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_247_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_53_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_213_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_219_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_143_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_219_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_46_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_182 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_193 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_285_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_285_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[55\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_285_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_242_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\] BANK128\[0\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_21_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_238_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_238_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[30\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF BANK128\[1\].RAM128.DEC0.AND2/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_170_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[30\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_96_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_96_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_123_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.DIBUF\[49\] Di0[49] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[49\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_270_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_270_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[63\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_153_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_12_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A0MUX\[23\] Do0MUX.M\[2\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_152_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.SEL_DIODE\[0\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_145_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_148_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_138_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_7_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_228_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[59\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\] BANK128\[0\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_200_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_164_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_164_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_87_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_87_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\] BANK128\[3\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_180_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[34\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_93_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_276_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_113_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_26_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[34\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_171_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_269_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_224_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_164_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_282_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_9_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_11_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_42_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_178_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.DIODE_DI\[22\] Di0[22] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_178_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A0MUX\[27\] Do0MUX.M\[3\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_224_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_78_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_224_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_93_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_51_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_93_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_93_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_44_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_170_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_249_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\] BANK128\[2\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.EN0BUF DEC0.AND2/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.EN0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_128_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[3\] Di0[3] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_59_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_265_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_134_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_281_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\] BANK128\[1\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\] BANK128\[2\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_263_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_150_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_63_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_262_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_249_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_255_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_35_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_35_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_137_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_150_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_159_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_6_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_6_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_239_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_119_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_129_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_88_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_108 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_134_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_134_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_88_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_134_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[5\].DIODE_A1MUX\[41\] Do0MUX.M\[5\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_75_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_191_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[28\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\] BANK128\[0\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_75_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[7\] Di0[7] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_204 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_281_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[28\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_37_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_215 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_90_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_30_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_23_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_16_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\] BANK128\[1\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_149_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_99_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_125_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_125_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\] BANK128\[0\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_66_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_120_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_270 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\] BANK128\[3\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_281 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_292 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].DIODE_A2MUX\[31\] Do0MUX.M\[3\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_116_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_209_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_4_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_4_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_58_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_58_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_225_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[42\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_57_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_198_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\] BANK128\[3\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[42\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_241_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_120 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_0_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_260_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_214_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_142_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_253_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_90_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[31\] Di0[31] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[31\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_246_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_23_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_23_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_141_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_23_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_239_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
Xtap_99_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_99_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_127_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_85_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_78_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[4\].DIODE_A2MUX\[35\] Do0MUX.M\[4\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[55\] Di0[55] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[55\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_48_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_21_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_197_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\] BANK128\[3\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_140_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_97_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_262_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_115_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_267_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_267_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\] BANK128\[3\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_39_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[31\] Di0[31] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[31\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_54_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_131_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\] BANK128\[1\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_240_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_211_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_211_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_60_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIBUF\[55\] Di0[55] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[55\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_225_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_156_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\] BANK128\[0\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_55_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_106_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_236_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\] BANK128\[0\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[36\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
Xtap_112_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\] BANK128\[1\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_172_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIODE_DI\[39\] Di0[39] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_172_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[36\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_196_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_145_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_273_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_189_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_60_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_121_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_197_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_251_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_197_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[11\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_244_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_194_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\] BANK128\[1\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_90_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_83_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_216_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_146_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A3MUX\[29\] Do0MUX.M\[3\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_264_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_310 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_264_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_321 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_332 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_51_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\] BANK128\[0\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_14_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_12_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_257_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[9\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_30_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_257_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_273_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_273_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_34_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_39_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_206_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[50\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_288_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_1_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[50\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_176_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_182_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_222_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_42_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_168_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_224_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_167_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_176_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_230_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].DIODE_A0MUX\[5\] Do0MUX.M\[0\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_223_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_191_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_191_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_216_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_111_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_183_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_183_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_209_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_183_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_183_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_68_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_116_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\] BANK128\[2\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_116_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_29_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_18_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_194_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_132_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_33_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIBUF\[18\] Di0[18] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[18\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_105_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.DIODE_DI\[52\] Di0[52] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_167_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_167_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_213_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.A0BUF\[2\] A0[2] VGND VGND VPWR VPWR BANK128\[1\].RAM128.A0BUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[33\] Di0[33] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_227_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_81_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.CLKBUF CLK VGND VGND VPWR VPWR BANK128\[0\].RAM128.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_243_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_67_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_173_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_237_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_237_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_237_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_25_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_184 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_24_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_195 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\] BANK128\[2\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_260_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[27\] Di0[27] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_268_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_137_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_137_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_284_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_284_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_217_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\] BANK128\[2\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\] BANK128\[1\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_32_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[18\] Di0[18] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[18\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_153_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[44\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_181_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\] BANK128\[0\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.A0BUF\[6\] A0[6] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND3/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_66_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_174_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_140_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_167_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xfill_278_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_15_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_82_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_173_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_1_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_102_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_166_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_251_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_178_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_159_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_178_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_149_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_194_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_221_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\] BANK128\[2\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_164_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_207_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[52\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_60_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_81 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_219_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A0MUX\[12\] Do0MUX.M\[1\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_219_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_219_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_183 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_46_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_194 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[48\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\] BANK128\[0\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_11_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_155_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_36_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_203_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[56\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_52_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_279_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_12_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_146_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_279_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_CLK BANK128\[0\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_139_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[2\].DIODE_A0MUX\[16\] Do0MUX.M\[2\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_138_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_7_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_228_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_228_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_200_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_164_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_77_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_87_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_180_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_284_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[38\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_284_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[21\] Di0[21] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\] BANK128\[3\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_113_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[61\] Di0[61] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[61\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_276_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_113_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[13\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_26_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_171_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_269_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\] BANK128\[2\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_189_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_164_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_189_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[13\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_157_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_11_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_102_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\] BANK128\[1\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[15\] Di0[15] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_152_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[46\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_224_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_224_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_93_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_51_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_44_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_170_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\] BANK128\[0\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\] BANK128\[2\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_A0\[6\] A0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[17\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[17\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[61\] Di0[61] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[61\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_281_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_134_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_47_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\] BANK128\[1\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_63_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_206_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_262_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_230_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_35_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_255_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_159_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_150_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_239_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_12_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\] BANK128\[0\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_175_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_129_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_175_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[60\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_191_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[60\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_191_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_76_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_124_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A2MUX\[20\] Do0MUX.M\[2\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_205 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_281_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_216 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_30_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_274_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_140_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_23_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_180_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_16_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\] BANK128\[1\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_99_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_125_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_235_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\] BANK128\[3\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_279_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\] BANK128\[0\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_251_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_42_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_81_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_33_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_260 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_271 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_282 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_293 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_200_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A2MUX\[24\] Do0MUX.M\[3\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_209_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_249_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_249_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_249_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_124_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_225_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_161_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_198_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF BANK128\[0\].RAM128.DEC0.AND1/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[21\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\] BANK128\[3\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\] BANK128\[3\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_214_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_260_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[21\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_214_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_253_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_214_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_246_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[24\] Di0[24] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[24\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_239_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_186_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_186_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\] BANK128\[2\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_99_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_127_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_266_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[54\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\] BANK128\[2\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_78_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[54\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_135_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[48\] Di0[48] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[48\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_276_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\] BANK128\[1\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_221_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A3MUX\[14\] Do0MUX.M\[1\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_151_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_14_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.DIODE_DI\[63\] Di0[63] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A0MUX\[47\] Do0MUX.M\[5\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\] BANK128\[0\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_200_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[25\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_246_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_97_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[25\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_121_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[57\] Di0[57] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_131_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[24\] Di0[24] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[24\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[58\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\] BANK128\[0\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_44_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\] BANK128\[1\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_211_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_211_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[58\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_188_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A3MUX\[18\] Do0MUX.M\[2\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIBUF\[48\] Di0[48] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[48\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_107_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_69_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_218_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_69_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_69_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\] BANK128\[0\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_69_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
Xtap_236_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_172_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
Xtap_112_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\] BANK128\[0\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_112_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_85_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_252_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_145_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_273_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_196_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_45_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_189_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[15\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_281_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[15\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_251_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_244_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_197_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A1MUX\[61\] Do0MUX.M\[7\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_237_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_194_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_110_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_90_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_146_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_59_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_103_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_300 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_264_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_311 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_36_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_322 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_333 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\] BANK128\[0\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_272_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\] BANK128\[0\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_12_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_257_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_30_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\] BANK128\[2\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[19\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[19\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[9\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_288_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_206_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_183_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_55_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_55_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_176_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_175_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_42_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_71_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_168_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_71_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_167_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_230_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_217_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_167_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_223_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[62\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_191_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_216_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_287_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_183_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_111_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[51\] Di0[51] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_209_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\] BANK128\[3\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[62\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_116_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_116_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_29_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\] BANK128\[2\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_18_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\] BANK128\[3\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_187_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_132_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_33_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_105_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_41_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.SEL_DIODE\[0\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\] BANK128\[1\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_167_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[45\] Di0[45] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[6\].DIODE_A2MUX\[55\] Do0MUX.M\[6\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[33\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\] BANK128\[1\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_182_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_182_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[26\] Di0[26] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_81_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_74_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_243_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_67_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\] BANK128\[1\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_237_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_25_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_185 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_196 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[8\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_260_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_260_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_8_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_41_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\] BANK128\[2\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[41\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_137_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_137_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_217_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\] BANK128\[1\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[7\].DIODE_A2MUX\[59\] Do0MUX.M\[7\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_66_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_233_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\] BANK128\[0\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_82_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_82_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_278_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[23\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_173_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_82_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_102_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_166_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_178_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_178_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A2MUX\[4\] Do0MUX.M\[0\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_159_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_149_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_149_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_149_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_215_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_31_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_221_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_164_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_194_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_214_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_79_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_207_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_127_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_102_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_60_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_60 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_247_93 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_219_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[30\] Di0[30] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[30\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_0_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_46_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xfill_0_184 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[31\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_195 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_39_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\] BANK128\[2\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_242_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\] BANK128\[1\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_285_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\] BANK128\[3\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_168_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_155_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[27\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_155_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\] BANK128\[3\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_170_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_184_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_96_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_270_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_270_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_36_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_203_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_203_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_279_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_279_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_279_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_146_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\] BANK128\[1\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_20_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_20_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_20_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_7_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[35\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_138_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_7_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[30\] Di0[30] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[30\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_200_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_164_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].MUX\[1\] Do0MUX.M\[4\].MUX\[1\]/A0 Do0MUX.M\[4\].MUX\[1\]/A1 Do0MUX.M\[4\].MUX\[1\]/A2
+ Do0MUX.M\[4\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[33] sky130_fd_sc_hd__mux4_1
Xtap_87_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_284_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_180_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_180_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[14\] Di0[14] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\] BANK128\[3\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_93_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_93_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_260_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_276_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[54\] Di0[54] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[54\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_171_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_224_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_269_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_164_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_11_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_157_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_102_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\] BANK128\[2\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_137_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\] BANK128\[1\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_154_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\] BANK128\[2\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_51_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_44_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_240_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_104_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_240_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_170_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_215_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\] BANK128\[0\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_215_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.DIODE_A0\[5\] A0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].MUX\[3\] Do0MUX.M\[3\].MUX\[3\]/A0 Do0MUX.M\[3\].MUX\[3\]/A1 Do0MUX.M\[3\].MUX\[3\]/A2
+ Do0MUX.M\[3\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[27] sky130_fd_sc_hd__mux4_1
Xtap_249_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_151_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_281_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\] BANK128\[0\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_134_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_281_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[54\] Di0[54] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[54\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_84_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_270_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\] BANK128\[1\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_214_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_150_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_63_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_63_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\] BANK128\[1\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_206_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_35_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_255_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[29\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_150_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_6_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_239_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_12_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[29\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_136_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_239_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_129_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\] BANK128\[0\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_134_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[9\] Di0[9] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_255_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_108_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].MUX\[5\] Do0MUX.M\[2\].MUX\[5\]/A0 Do0MUX.M\[2\].MUX\[5\]/A1 Do0MUX.M\[2\].MUX\[5\]/A2
+ Do0MUX.M\[2\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[21] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_75_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL0BUF\[5\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_37_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_206 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_281_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_37_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_217 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_274_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_140_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_23_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_267_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_16_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_113_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].MUX\[6\] Do0MUX.M\[7\].MUX\[6\]/A0 Do0MUX.M\[7\].MUX\[6\]/A1 Do0MUX.M\[7\].MUX\[6\]/A2
+ Do0MUX.M\[7\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[62] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_149_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_99_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[10\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\] BANK128\[3\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[10\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\] BANK128\[0\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_42_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_81_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_81_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_250 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_261 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_272 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\] BANK128\[2\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_286_283 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_294 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].MUX\[7\] Do0MUX.M\[1\].MUX\[7\]/A0 Do0MUX.M\[1\].MUX\[7\]/A1 Do0MUX.M\[1\].MUX\[7\]/A2
+ Do0MUX.M\[1\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[15] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[43\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_200_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\] BANK128\[2\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_71_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[43\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_58_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_4_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_58_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_225_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_74_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_198_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_241_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_74_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A0MUX\[36\] Do0MUX.M\[4\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_241_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_111 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_214_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_260_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_247_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\] BANK128\[3\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_110_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_142_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_253_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_246_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.WEBUF\[2\] WE0[2] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_23_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_128_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_23_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_239_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[17\] Di0[17] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[17\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_186_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_119_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_99_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_127_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_119_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_99_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_2_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\] BANK128\[2\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\] BANK128\[3\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_115_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_130_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\] BANK128\[2\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_48_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_130_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_48_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_276_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_63_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_151_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_21_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_14_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\] BANK128\[1\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_197_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[56\] Di0[56] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_200_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_80_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_246_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_97_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\] BANK128\[3\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\] BANK128\[1\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.WEBUF\[6\] WE0[6] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_262_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_121_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_121_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\] BANK128\[2\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A1MUX\[50\] Do0MUX.M\[6\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_44_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_211_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[17\] Di0[17] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[17\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[37\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_60_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[37\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_114_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\] BANK128\[1\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_120_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_107_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_69_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_218_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_113_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_48_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_236_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\] BANK128\[0\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_172_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_105_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_105_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_145_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_196_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_18_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_189_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_281_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_34_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_34_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_251_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_244_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_197_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_237_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_194_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_132_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_90_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_146_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[60\] Di0[60] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[60\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_146_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_76_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_103_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_249_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_249_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_249_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_36_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_301 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_312 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_323 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_334 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_272_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_51_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[51\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_12_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\] BANK128\[3\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[51\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_185_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_30_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\] BANK128\[2\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_273_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_206_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_183_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\] BANK128\[1\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A2MUX\[44\] Do0MUX.M\[5\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_42_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\] BANK128\[1\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_71_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_71_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_168_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_50_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_71_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_176_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[60\] Di0[60] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[60\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_176_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_230_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_183_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_111_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_183_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_183_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_209_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[44\] Di0[44] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_116_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\] BANK128\[3\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_96_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_29_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_116_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_18_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\] BANK128\[2\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_194_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_18_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_132_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_187_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_254_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_33_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_105_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_105_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_167_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\] BANK128\[1\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_213_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.DIODE_DI\[38\] Di0[38] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A2MUX\[48\] Do0MUX.M\[6\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_81_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_190_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[19\] Di0[19] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_243_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[12\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_173_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_67_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_173_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\] BANK128\[0\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_288_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[45\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_186 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_197 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_8_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[45\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[8\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_212_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_284_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_284_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_99_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[20\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\] BANK128\[1\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_233_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_233_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_233_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_82_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_236_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_278_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_102_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A3MUX\[38\] Do0MUX.M\[4\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_82_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_173_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_251_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_251_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[16\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_166_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\] BANK128\[3\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_178_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_178_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_159_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_221_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[49\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_164_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_127_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_127_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_207_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[49\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_127_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_102_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_247_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_247_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_143_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_219_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_185 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_196 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[23\] Di0[23] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[23\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_39_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[24\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_1_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_72_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\] BANK128\[3\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_254_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\] BANK128\[3\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_184_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_184_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_65_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_270_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_36_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_270_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_36_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_203_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_203_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\] BANK128\[2\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\] BANK128\[2\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[39\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIODE_DI\[32\] Di0[32] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_20_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[39\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_20_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_7_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_228_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_7_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[14\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_228_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_200_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[14\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[23\] Di0[23] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[23\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_30_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_87_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_284_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_284_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\] BANK128\[3\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\] BANK128\[0\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_93_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_113_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_93_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_276_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\] BANK128\[3\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_113_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_171_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_26_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_269_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_189_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[47\] Di0[47] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[47\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_189_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_164_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_282_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_9_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_11_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_157_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_138_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\] BANK128\[2\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[2\] Di0[2] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_154_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_A0\[4\] A0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_51_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_93_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[18\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_44_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_240_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[18\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_83_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_215_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[53\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\] BANK128\[0\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_143_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_249_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_179_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_265_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_47_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_47_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIBUF\[47\] Di0[47] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[47\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_214_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_84_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_150_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_263_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[61\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_230_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_206_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_159_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[8\] Di0[8] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_159_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[2\].DIODE_A0MUX\[21\] Do0MUX.M\[2\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_150_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_137_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_12_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_175_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_175_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_12_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_129_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_175_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_108_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[57\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_88_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_88_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\] BANK128\[0\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_255_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_255_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_191_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_124_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_124_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[32\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_37_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_207 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_281_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_218 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_90_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[32\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_140_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_267_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_140_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_180_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_53_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_162_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_149_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[20\] Di0[20] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_99_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A0MUX\[25\] Do0MUX.M\[3\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_133_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_66_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\] BANK128\[3\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_181_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_42_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_81_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_81_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_240 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_28_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_251 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_33_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_262 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[47\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_273 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_286_284 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_203_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_295 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_203_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\] BANK128\[2\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_276_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_276_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[22\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[1\] Di0[1] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_57_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[22\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_124_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_58_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_57_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_A0\[5\] A0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_161_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\] BANK128\[1\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_198_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_74_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\] BANK128\[2\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_69_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_123 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_241_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[55\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_260_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_253_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_214_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_90_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[1\].DIODE_A1MUX\[15\] Do0MUX.M\[1\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_110_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_246_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_99_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_239_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_119_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_127_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_99_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_119_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_115_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\] BANK128\[2\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_115_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_135_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[26\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_48_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_48_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\] BANK128\[0\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[5\] Di0[5] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_63_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[26\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_36_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_197_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_197_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[9\] Di0[9] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\] BANK128\[1\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_200_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_200_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[49\] Di0[49] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[59\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_246_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_97_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[2\].DIODE_A1MUX\[19\] Do0MUX.M\[2\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_192_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\] BANK128\[0\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_192_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_211_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\] BANK128\[3\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_211_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_60_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_287_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.DIBUF\[9\] Di0[9] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[9\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_156_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_69_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_236_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_113_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_236_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_236_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_85_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_85_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_105_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[40\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_18_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_273_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_196_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_45_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\] BANK128\[3\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_45_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_189_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_121_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[40\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\] BANK128\[1\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_CLK BANK128\[1\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_121_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_251_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_244_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_237_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
Xtap_50_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_132_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_125_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_146_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_76_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A2MUX\[33\] Do0MUX.M\[4\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[53\] Di0[53] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[53\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_249_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_249_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_302 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_313 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_324 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_335 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_51_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_12_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[30\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\] BANK128\[3\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_187_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[30\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_206_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\] BANK128\[3\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[62\] Di0[62] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[63\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_263_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_263_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\] BANK128\[1\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[63\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[2\].DIODE_A3MUX\[23\] Do0MUX.M\[2\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_230_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_217_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_176_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[53\] Di0[53] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[53\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_105_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_111_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_209_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_96_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_39_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[34\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\] BANK128\[1\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[37\] Di0[37] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\] BANK128\[3\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[34\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_132_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_187_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_254_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_242_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_167_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_182_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\] BANK128\[1\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_157_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_182_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_157_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_157_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[9\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_81_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A3MUX\[27\] Do0MUX.M\[3\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_173_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_67_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\] BANK128\[0\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_176 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_187 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_260_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\] BANK128\[0\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_288_198 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_8_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_10_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_268_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_173_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_181_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_99_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_217_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_66_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_286_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_82_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_102_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_278_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_82_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_173_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_102_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_166_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_251_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_178_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_222_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_159_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_178_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_149_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_31_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_35_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_149_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_70_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_258_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_258_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_194_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_31_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_164_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A0MUX\[3\] Do0MUX.M\[0\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_221_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_103_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_127_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_207_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_102_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\] BANK128\[2\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[28\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_51 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_247_84 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_219_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[28\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_186 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_197 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_39_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_242_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[16\] Di0[16] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[16\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_242_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_1_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[50\] Di0[50] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.A0BUF\[0\] A0[0] VGND VGND VPWR VPWR BANK128\[1\].RAM128.A0BUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_155_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[31\] Di0[31] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\] BANK128\[3\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_72_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_96_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_65_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_270_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_203_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_218_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_218_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_218_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_233_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\] BANK128\[2\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[25\] Di0[25] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_164_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_164_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\] BANK128\[2\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\] BANK128\[1\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_77_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_77_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_244_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[16\] Di0[16] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[16\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_284_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[42\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_180_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\] BANK128\[0\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_180_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.A0BUF\[4\] A0[4] VGND VGND VPWR VPWR BANK128\[2\].RAM128.A0BUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_277_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_113_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_93_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_260_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_276_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_9_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_171_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_269_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_164_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xfill_282_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_9_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_11_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_9_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_157_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_42_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_137_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\] BANK128\[2\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_138_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_285_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\] BANK128\[0\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_138_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\] BANK128\[2\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_205_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[50\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_160_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_154_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_51_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A0MUX\[10\] Do0MUX.M\[1\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_44_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_170_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_170_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_143_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_215_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_230_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\] BANK128\[0\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_230_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\] BANK128\[0\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_128_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_281_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_214_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_214_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_63_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF BANK128\[3\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_230_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_144_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_159_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_6_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_12_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_239_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_119_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_175_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_88_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_129_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_255_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_108_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_108_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_191_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_282_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[36\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_75_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\] BANK128\[3\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_37_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_208 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_281_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_219 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_140_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[11\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_267_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_180_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_180_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_53_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_162_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[11\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_149_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_149_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_118_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_99_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[13\] Di0[13] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_279_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[44\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_66_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_42_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\] BANK128\[0\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_230 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_241 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_28_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_252 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_263 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_274 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_285 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_286_296 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_276_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\] BANK128\[2\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_276_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_209_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_A0\[4\] A0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_209_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_109_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_225_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_225_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\] BANK128\[1\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\] BANK128\[1\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_69_102 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
Xfill_214_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[48\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_214_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_260_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_247_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_110_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_110_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_214_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_253_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_110_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_110_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_246_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_23_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_230_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\] BANK128\[3\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_239_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_119_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_99_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_69_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_266_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_127_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_135_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_48_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_130_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_48_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_151_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_63_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[8\] Di0[8] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_151_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_151_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_272_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_36_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_36_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_14_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_200_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\] BANK128\[1\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_246_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_97_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_176_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_89_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[38\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_106_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\] BANK128\[3\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[38\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_39_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_121_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\] BANK128\[0\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_275_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_54_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_40_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_211_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_188_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_219_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_69_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_69_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_236_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_85_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_85_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_196_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_18_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_121_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_189_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\] BANK128\[3\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_281_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_252_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\] BANK128\[3\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_281_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_121_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_197_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_244_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[22\] Di0[22] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[22\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_194_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_237_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_194_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_50_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_132_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_125_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\] BANK128\[2\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_146_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_118_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[52\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\] BANK128\[2\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_76_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[52\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_249_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[46\] Di0[46] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[46\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_162_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_162_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_257_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_303 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_36_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_314 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\] BANK128\[1\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_325 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_336 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A3MUX\[12\] Do0MUX.M\[1\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_272_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_272_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_282_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_12_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_91_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[61\] Di0[61] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A0MUX\[45\] Do0MUX.M\[5\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\] BANK128\[3\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_273_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_88_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_206_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_1_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_27_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[55\] Di0[55] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_27_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_222_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[22\] Di0[22] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[22\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[56\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_222_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\] BANK128\[1\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[56\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_224_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_217_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[2\].DIODE_A3MUX\[16\] Do0MUX.M\[2\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_60_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[46\] Di0[46] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[46\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_20_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_20_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_183_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_111_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\] BANK128\[0\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_183_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_209_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_116_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_96_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A0MUX\[49\] Do0MUX.M\[6\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_116_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\] BANK128\[0\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_116_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_132_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_187_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[13\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_132_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_254_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[13\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_242_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF BANK128\[1\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_167_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_235_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
Xtap_182_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[46\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[46\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_173_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_67_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\] BANK128\[0\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_177 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_188 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_260_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_199 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_32_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_8_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\] BANK128\[0\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_10_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A1MUX\[39\] Do0MUX.M\[4\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_158_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[17\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_212_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[17\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_CLK CLK VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_233_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_286_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_233_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_82_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_173_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_15_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_15_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_166_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_222_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_178_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_159_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_31_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_31_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_164_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_221_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[60\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_127_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_207_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\] BANK128\[3\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[60\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_102_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_30 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_143_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_0_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_63 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_247_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\] BANK128\[2\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_96 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_176 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_187 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_198 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_185_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[43\] Di0[43] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_168_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A2MUX\[53\] Do0MUX.M\[6\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[24\] Di0[24] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_184_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_184_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_65_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_270_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_90 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_270_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[15\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\] BANK128\[1\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_52_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_6_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_20_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\] BANK128\[2\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[18\] Di0[18] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_20_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_7_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_164_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\] BANK128\[1\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_244_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_87_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A2MUX\[57\] Do0MUX.M\[7\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_244_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_180_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_93_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\] BANK128\[0\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_93_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_113_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_113_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_276_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[21\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_189_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_171_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_269_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_164_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A2MUX\[2\] Do0MUX.M\[0\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_11_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_157_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_11_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[19\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_42_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_213_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[54\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_137_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_285_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[54\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_205_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_154_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_100_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_154_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_51_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_93_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_93_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_44_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_170_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_170_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_83_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\] BANK128\[2\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_143_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\] BANK128\[1\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_143_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_143_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_143_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\] BANK128\[0\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\] BANK128\[3\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[5\].DIODE_A3MUX\[47\] Do0MUX.M\[5\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_71_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_265_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[25\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\] BANK128\[3\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_281_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_214_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[58\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_214_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[58\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_63_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\] BANK128\[0\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_2_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_206_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_249_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_230_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_137_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[33\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_119_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_12_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_136_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_12_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_12_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_129_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_88_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_88_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_108_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_228_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[12\] Di0[12] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_90_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_209 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_281_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\] BANK128\[3\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_37_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_140_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_140_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[52\] Di0[52] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[52\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_267_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_180_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_53_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_162_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_148_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_149_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\] BANK128\[2\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_5_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_118_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_99_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_118_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_118_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_165_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\] BANK128\[1\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_279_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_138_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\] BANK128\[2\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_285_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[23\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_181_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_42_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[23\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_220 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_231 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_242 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_28_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_253 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.DIODE_A0\[3\] A0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_264 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_275 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_286 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_297 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[1\] Do0MUX.M\[3\].MUX\[1\]/A0 Do0MUX.M\[3\].MUX\[1\]/A1 Do0MUX.M\[3\].MUX\[1\]/A2
+ Do0MUX.M\[3\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[25] sky130_fd_sc_hd__mux4_1
Xtap_200_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_276_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_109_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_109_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_179_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_209_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_225_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\] BANK128\[0\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[52\] Di0[52] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[52\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_74_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_74_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\] BANK128\[1\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_69_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_114 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\] BANK128\[1\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_CLK BANK128\[3\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_247_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_90_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_214_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_253_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[27\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_246_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_186_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_99_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_99_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[27\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_119_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_99_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_69_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[62\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_119_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_119_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_127_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_119_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\] BANK128\[0\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[7\] Di0[7] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_115_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_135_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_115_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[2\].MUX\[3\] Do0MUX.M\[2\].MUX\[3\]/A0 Do0MUX.M\[2\].MUX\[3\]/A1 Do0MUX.M\[2\].MUX\[3\]/A2
+ Do0MUX.M\[2\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[19] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_135_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_276_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_48_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_151_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL0BUF\[3\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_151_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\] BANK128\[3\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_64_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_151_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_272_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_64_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_21_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_265_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_14_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_197_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_197_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].MUX\[4\] Do0MUX.M\[7\].MUX\[4\]/A0 Do0MUX.M\[7\].MUX\[4\]/A1 Do0MUX.M\[7\].MUX\[4\]/A2
+ Do0MUX.M\[7\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[60] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_80_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_100_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_140_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_140_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XDo0MUX.M\[3\].DIODE_A0MUX\[30\] Do0MUX.M\[3\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\] BANK128\[3\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_267_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_39_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_54_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\] BANK128\[0\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_54_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_40_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_188_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].MUX\[5\] Do0MUX.M\[1\].MUX\[5\]/A0 Do0MUX.M\[1\].MUX\[5\]/A1 Do0MUX.M\[1\].MUX\[5\]/A2
+ Do0MUX.M\[1\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[13] sky130_fd_sc_hd__mux4_1
Xtap_287_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_60_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[41\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[41\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_107_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_172_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_112_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].MUX\[6\] Do0MUX.M\[6\].MUX\[6\]/A0 Do0MUX.M\[6\].MUX\[6\]/A1 Do0MUX.M\[6\].MUX\[6\]/A2
+ Do0MUX.M\[6\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[54] sky130_fd_sc_hd__mux4_1
Xtap_252_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_252_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_281_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A0MUX\[34\] Do0MUX.M\[4\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_18_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_281_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_252_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_34_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\] BANK128\[3\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_34_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_244_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.WEBUF\[0\] WE0[0] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_194_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_237_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.DIBUF\[15\] Di0[15] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[15\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_50_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_132_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF BANK128\[2\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_125_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_118_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\] BANK128\[2\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\] BANK128\[3\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_59_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].MUX\[7\] Do0MUX.M\[0\].MUX\[7\]/A0 Do0MUX.M\[0\].MUX\[7\]/A1 Do0MUX.M\[0\].MUX\[7\]/A2
+ Do0MUX.M\[0\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[7] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[31\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_249_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\] BANK128\[2\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_69_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_249_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_103_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[31\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_36_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[39\] Di0[39] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[39\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_304 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_36_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_315 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_326 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_272_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_288_337 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_272_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xfill_282_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_282_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_12_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIODE_DI\[54\] Di0[54] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_187_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_95_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\] BANK128\[3\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_273_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\] BANK128\[1\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_273_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_88_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.WEBUF\[4\] WE0[4] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_206_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_1_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_27_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\] BANK128\[2\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[48\] Di0[48] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_263_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_222_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[15\] Di0[15] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[15\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[35\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\] BANK128\[1\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[35\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_167_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_247_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\] BANK128\[1\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_247_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
Xfill_287_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[39\] Di0[39] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[39\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_111_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_209_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_96_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\] BANK128\[0\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_39_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_96_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_263_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_236_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_143_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_29_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_132_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_18_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_100_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_132_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_45_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_254_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A1MUX\[28\] Do0MUX.M\[3\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_187_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_26_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_243_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_242_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_167_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_235_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_130_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
Xfill_228_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_157_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_74_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_67_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_173_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_86_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[8\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_142_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_178 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_189 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\] BANK128\[0\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_32_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_260_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_8_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_10_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_268_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_198_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\] BANK128\[3\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_284_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_284_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_212_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_217_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\] BANK128\[2\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_217_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_99_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_99_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_233_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_181_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A2MUX\[42\] Do0MUX.M\[5\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_102_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_23_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_166_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[29\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_178_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_149_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_258_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[29\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_149_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_31_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_35_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_31_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_194_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_157_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_221_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_127_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A3MUX\[7\] Do0MUX.M\[0\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_207_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_127_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_102_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_127_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[42\] Di0[42] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\] BANK128\[3\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_247_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_193_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_75 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_143_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_56_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_143_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_177 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\] BANK128\[2\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_192_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_188 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_199 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_227_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_185_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_168_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\] BANK128\[1\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIODE_DI\[36\] Di0[36] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_163_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[17\] Di0[17] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_184_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_72_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_96_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[10\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_65_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_270_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_69_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_69_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_58_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.WEBUF\[7\] WE0[7] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_203_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_203_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[43\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_279_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_6_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[43\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_20_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\] BANK128\[2\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_7_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_244_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_87_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_30_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_23_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\] BANK128\[1\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_277_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_93_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_113_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_283_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_260_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_276_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A3MUX\[36\] Do0MUX.M\[4\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_158_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_171_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_26_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_189_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_269_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_164_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_99_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_11_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_157_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_42_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_42_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_213_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_285_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_138_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_205_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_100_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_67_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_51_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_170_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_44_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[21\] Di0[21] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[21\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_37_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_170_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_103_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\] BANK128\[3\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_195_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_136_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\] BANK128\[3\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF BANK128\[0\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_63_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\] BANK128\[2\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_206_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[37\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.DIODE_DI\[30\] Di0[30] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_230_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_144_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_92_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_221_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[37\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_137_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_221_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_12_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_239_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_239_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_12_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_12_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[12\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_129_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[12\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_255_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[21\] Di0[21] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[21\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_14_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_124_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_275_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\] BANK128\[3\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_37_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_271_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\] BANK128\[0\].RAM128.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_244_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_90_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_281_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_268_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_140_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\] BANK128\[3\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_140_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_267_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_140_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
Xtap_53_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[45\] Di0[45] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[45\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_53_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_162_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_149_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_148_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\] BANK128\[2\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_118_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_210_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_279_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[0\] Di0[0] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.DIODE_A0\[2\] A0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_66_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_285_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_181_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[16\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_42_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_94_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_210 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_221 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[16\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_232 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_243 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_28_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_254 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[51\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_265 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_276 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_200_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_287 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\] BANK128\[0\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_298 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_203_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_276_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_4_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_225_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_225_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[45\] Di0[45] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[45\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_74_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\] BANK128\[1\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_126 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
Xtap_241_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xfill_214_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_90_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_90_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_110_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_214_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[6\] Di0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_23_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_246_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_186_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_128_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_127_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\] BANK128\[0\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_48_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_130_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_48_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[39\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_71_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_272_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_265_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_36_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_36_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_160_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_36_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_258_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_100_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_176_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_176_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_8_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_106_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_106_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_192_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_192_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_121_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_192_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_39_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\] BANK128\[3\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_121_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_275_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_54_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_40_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_211_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\] BANK128\[0\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_33_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_211_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_211_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_211_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_211_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_26_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[45\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\] BANK128\[2\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[20\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_107_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_69_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[20\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_252_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_A0\[3\] A0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_252_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_266_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_18_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_18_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[53\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_281_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_252_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_238_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A1MUX\[13\] Do0MUX.M\[1\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_81_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_244_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_50_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_194_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_194_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_237_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_50_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_50_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_132_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_119_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_125_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_146_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[49\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_118_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_146_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\] BANK128\[2\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_59_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_249_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[24\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_162_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\] BANK128\[0\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_36_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_162_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_305 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.DIBUF\[3\] Di0[3] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_316 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_327 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[24\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_338 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_272_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_272_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_12_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[7\] Di0[7] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\] BANK128\[1\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.DIODE_DI\[47\] Di0[47] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[57\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_193_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_273_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_88_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A1MUX\[17\] Do0MUX.M\[2\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_222_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_263_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_222_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_50_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\] BANK128\[3\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_224_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_176_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[7\] Di0[7] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_247_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[14\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_60_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_105_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_183_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_20_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[14\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_111_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_46_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_96_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_209_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_116_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_96_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_116_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\] BANK128\[0\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_263_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_29_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_188_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_100_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_132_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF BANK128\[3\].RAM128.DEC0.AND3/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[47\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_194_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_187_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[47\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\] BANK128\[1\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_45_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_242_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_167_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_167_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_235_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_130_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_228_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_123_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_190_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_74_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[51\] Di0[51] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[51\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_67_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[18\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_142_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[18\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_179 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_260_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_8_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_268_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_10_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[1\].DIODE_A2MUX\[9\] Do0MUX.M\[1\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\] BANK128\[3\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_166_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_166_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_93_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_217_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_25_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_233_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\] BANK128\[3\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_18_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[60\] Di0[60] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[61\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_82_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_167_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\] BANK128\[1\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[61\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_102_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_251_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_190 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_178_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[2\].DIODE_A3MUX\[21\] Do0MUX.M\[2\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_31_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_31_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[51\] Di0[51] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[51\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_31_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_194_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_221_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_127_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_207_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XDo0MUX.M\[6\].DIODE_A0MUX\[54\] Do0MUX.M\[6\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_127_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_102_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_37_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[9\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_21 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[32\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_143_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\] BANK128\[1\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_247_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_193_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_54 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.DIODE_DI\[35\] Di0[35] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\] BANK128\[3\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_247_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xfill_0_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_87 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[32\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_178 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_56_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_192_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_189 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_185_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_285_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_285_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_285_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_240_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_168_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\] BANK128\[1\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[29\] Di0[29] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_184_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_72_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A3MUX\[25\] Do0MUX.M\[3\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_65_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_81 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\] BANK128\[0\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_218_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A0MUX\[58\] Do0MUX.M\[7\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_279_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\] BANK128\[0\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_6_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_20_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.EN0BUF DEC0.AND3/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.EN0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[22\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_228_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_228_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[22\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_228_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_244_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_284_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[55\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_93_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\] BANK128\[1\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_172_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\] BANK128\[2\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[55\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_276_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_260_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_9_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_189_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_158_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_269_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_224_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_164_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_9_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_9_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_157_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_220_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A0MUX\[1\] Do0MUX.M\[0\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_285_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_138_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_145_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_205_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_160_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_154_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_100_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_154_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[26\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_93_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[26\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_190_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_44_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_83_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_37_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_215_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[14\] Di0[14] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[14\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_83_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_2_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_143_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_179_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[59\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[59\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_71_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\] BANK128\[3\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_70_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_63_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_84_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_214_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_84_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_56_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\] BANK128\[2\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_92_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[23\] Di0[23] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_239_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_137_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_239_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_12_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_88_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_108_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_255_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\] BANK128\[2\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_191_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[7\].DIODE_A2MUX\[62\] Do0MUX.M\[7\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[14\] Di0[14] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[14\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[40\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\] BANK128\[0\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.A0BUF\[2\] A0[2] VGND VGND VPWR VPWR BANK128\[2\].RAM128.A0BUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_14_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_170_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_37_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_281_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_7_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_140_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_53_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_140_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_162_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[38\] Di0[38] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[38\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_220_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_148_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_149_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_8_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_5_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_5_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\] BANK128\[2\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_118_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\] BANK128\[0\].RAM128.DIBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_210_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\] BANK128\[2\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_165_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_165_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_285_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_66_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_285_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_66_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_181_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_42_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_94_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_200 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_35_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_211 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_222 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\] BANK128\[1\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_233 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_244 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_28_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_286_255 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_266 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_277 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_288 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_203_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_299 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_203_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\] BANK128\[0\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.A0BUF\[6\] A0[6] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND3/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_276_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\] BANK128\[0\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[30\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_109_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_124_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_225_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[28\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_225_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_225_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[63\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_57_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_74_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[63\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIBUF\[38\] Di0[38] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[38\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_65_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_105 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_0_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xfill_214_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_90_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_110_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_110_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_23_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_266_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_119_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_119_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_119_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_127_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_2_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_2_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_115_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\] BANK128\[0\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_135_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_135_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[34\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_272_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_36_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_265_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_36_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_36_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_160_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_258_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_153_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_140_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_140_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xfill_140_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_140_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_106_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[11\] Di0[11] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_106_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[42\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_192_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_121_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_121_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_40_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_211_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_26_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_19_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_287_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\] BANK128\[2\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_A0\[2\] A0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_55_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_48_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_85_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_85_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_105_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\] BANK128\[1\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_252_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_105_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_18_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_18_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_252_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\] BANK128\[1\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_121_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.A0BUF\[5\] A0[5] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DEC0.AND3/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_121_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_34_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_197_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_133_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_244_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\] BANK128\[3\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_237_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_50_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_50_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_119_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_132_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_50_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_125_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_146_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_118_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\] BANK128\[2\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_257_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_306 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_317 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[6\] Di0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_328 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_339 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_272_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_272_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xfill_282_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_270_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_282_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_282_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_12_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[59\] Di0[59] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\] BANK128\[1\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_187_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\] BANK128\[1\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_193_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.CLKBUF CLK VGND VGND VPWR VPWR BANK128\[1\].RAM128.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[36\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_88_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_206_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[36\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\] BANK128\[0\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_1_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_263_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[4\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_20_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[3\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_247_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_20_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_96_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_263_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_195_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_239_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_187_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_45_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_26_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\] BANK128\[3\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_45_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_45_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_243_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_61_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_61_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_242_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_61_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[20\] Di0[20] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[20\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_157_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_235_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_130_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_157_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_228_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_123_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_157_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_116_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[50\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_74_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[50\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_173_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_67_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_173_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[44\] Di0[44] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[44\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_86_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\] BANK128\[1\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A3MUX\[10\] Do0MUX.M\[1\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_260_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_8_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_10_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_198_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A0MUX\[43\] Do0MUX.M\[5\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\] BANK128\[3\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_212_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_93_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_99_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_99_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_217_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_86_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_217_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_233_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\] BANK128\[2\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_236_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[53\] Di0[53] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_167_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[20\] Di0[20] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[20\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_23_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_23_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_180 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\] BANK128\[1\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_251_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_191 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_258_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_31_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_31_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_35_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_194_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_221_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_208_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[44\] Di0[44] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[44\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_274_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_214_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_44_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\] BANK128\[0\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_127_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_207_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_102_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_33 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\] BANK128\[0\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_247_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_66 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_143_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A1MUX\[6\] Do0MUX.M\[0\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_186_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_247_99 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[28\] Di0[28] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_56_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_2_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_179 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_227_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_185_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[11\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xfill_285_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_242_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[11\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_240_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_233_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[44\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\] BANK128\[1\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_163_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_184_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[44\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_184_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_72_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_117_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_60 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_65_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_69_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_93 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_218_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_203_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\] BANK128\[0\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_279_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_6_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\] BANK128\[0\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_20_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A1MUX\[37\] Do0MUX.M\[4\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_154_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_244_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_30_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_87_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_244_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_87_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_16_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[48\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_260_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_260_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[48\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_189_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_26_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_164_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_42_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_11_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_42_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_157_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_269_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\] BANK128\[0\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_285_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_145_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_30_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_205_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_160_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_100_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_154_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_67_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\] BANK128\[2\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_170_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_190_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_170_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_170_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_183_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_83_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_83_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_2_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_2_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_179_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF BANK128\[2\].RAM128.DEC0.AND2/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
Xtap_8_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[41\] Di0[41] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[6\].DIODE_A2MUX\[51\] Do0MUX.M\[6\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_71_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_195_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[38\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[22\] Di0[22] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\] BANK128\[3\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_151_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[38\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_63_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_214_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_56_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_214_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[13\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_92_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_49_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_4_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_221_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\] BANK128\[2\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_85_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[16\] Di0[16] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_12_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_255_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\] BANK128\[1\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_282_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_124_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\] BANK128\[0\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_281_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_268_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_140_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_274_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_53_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A2MUX\[0\] Do0MUX.M\[0\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_155_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_149_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[17\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_148_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_149_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_5_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[52\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_118_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_210_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_165_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[52\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_165_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_165_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_279_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\] BANK128\[2\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_78_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_285_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_66_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_94_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_74_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_42_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_201 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_35_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_212 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_223 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_286_234 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_245 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_28_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_256 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\] BANK128\[2\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_267 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\] BANK128\[1\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_200_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_278 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_289 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_203_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\] BANK128\[0\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[5\].DIODE_A3MUX\[45\] Do0MUX.M\[5\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_109_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_4_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_4_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_4_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_278_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_57_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[56\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_65_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[56\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_117 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_241_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_241_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\] BANK128\[0\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_0_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_80_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_90_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_142_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_76_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_119_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_134_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_69_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_119_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_127_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_2_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_135_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\] BANK128\[3\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[6\].DIODE_A3MUX\[49\] Do0MUX.M\[6\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_48_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_64_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[10\] Di0[10] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\] BANK128\[3\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_71_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_151_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_64_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_272_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_259_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[50\] Di0[50] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[50\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_265_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xfill_36_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_160_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_197_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_36_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xfill_258_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_197_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_153_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_80_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_100_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_146_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_140_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[46\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_176_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_176_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[46\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DEC0.AND0 BANK128\[3\].RAM128.DEC0.AND3/B BANK128\[3\].RAM128.DEC0.AND3/A
+ BANK128\[3\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND0/Y
+ sky130_fd_sc_hd__nor3b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\] BANK128\[1\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_192_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_39_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\] BANK128\[2\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[21\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_40_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[21\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_211_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_26_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.DIODE_A0\[1\] A0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_19_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\] BANK128\[2\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_236_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\] BANK128\[0\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_85_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_197_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_105_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.DIBUF\[50\] Di0[50] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[50\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_252_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_105_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_105_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_266_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_38_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\] BANK128\[1\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_252_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_281_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\] BANK128\[1\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_53_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_34_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_34_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_34_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_34_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_34_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[25\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_244_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_74_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_237_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[25\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_50_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[60\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_146_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_125_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_146_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\] BANK128\[0\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[5\] Di0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_118_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_5_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[58\] Di0[58] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_59_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].MUX\[1\] Do0MUX.M\[2\].MUX\[1\]/A0 Do0MUX.M\[2\].MUX\[1\]/A1 Do0MUX.M\[2\].MUX\[1\]/A2
+ Do0MUX.M\[2\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[17] sky130_fd_sc_hd__mux4_1
Xtap_103_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_103_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_307 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_318 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_329 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XDo0MUX.SEL0BUF\[1\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_75_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\] BANK128\[3\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_282_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_44_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_272_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_270_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_263_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_12_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_187_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\] BANK128\[1\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[7\].MUX\[2\] Do0MUX.M\[7\].MUX\[2\]/A0 Do0MUX.M\[7\].MUX\[2\]/A1 Do0MUX.M\[7\].MUX\[2\]/A2
+ Do0MUX.M\[7\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[58] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_187_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\] BANK128\[1\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_88_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_206_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_206_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\] BANK128\[3\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_206_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_1_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[15\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_222_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\] BANK128\[1\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\] BANK128\[0\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_263_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[15\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_31_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[1\].MUX\[3\] Do0MUX.M\[1\].MUX\[3\]/A0 Do0MUX.M\[1\].MUX\[3\]/A1 Do0MUX.M\[1\].MUX\[3\]/A2
+ Do0MUX.M\[1\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[11] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_247_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_112_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_247_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_20_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_105_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_263_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_263_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_116_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].MUX\[4\] Do0MUX.M\[6\].MUX\[4\]/A0 Do0MUX.M\[6\].MUX\[4\]/A1 Do0MUX.M\[6\].MUX\[4\]/A2
+ Do0MUX.M\[6\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[52] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_194_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[4\].DIODE_A0MUX\[32\] Do0MUX.M\[4\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_187_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_250_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_41_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\] BANK128\[3\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_236_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[19\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_242_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_235_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[19\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIBUF\[13\] Di0[13] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[13\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_130_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_228_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[54\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_123_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_190_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_116_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\] BANK128\[2\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_173_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_173_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_109_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\] BANK128\[3\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].MUX\[5\] Do0MUX.M\[0\].MUX\[5\]/A0 Do0MUX.M\[0\].MUX\[5\]/A1 Do0MUX.M\[0\].MUX\[5\]/A2
+ Do0MUX.M\[0\].MUX\[5\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[5] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_173_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\] BANK128\[2\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_67_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_86_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_86_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_106_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_142_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_142_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[37\] Di0[37] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[37\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_288_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_142_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_142_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_8_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_10_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDEC0.AND0 A0[7] A0[8] EN0 VGND VGND VPWR VPWR DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XDo0MUX.M\[5\].MUX\[6\] Do0MUX.M\[5\].MUX\[6\]/A0 Do0MUX.M\[5\].MUX\[6\]/A1 Do0MUX.M\[5\].MUX\[6\]/A2
+ Do0MUX.M\[5\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[46] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[52\] Di0[52] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[62\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_93_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\] BANK128\[3\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_217_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\] BANK128\[3\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_217_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\] BANK128\[1\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A1MUX\[22\] Do0MUX.M\[2\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_86_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A0MUX\[8\] Do0MUX.M\[1\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_79_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.WEBUF\[2\] WE0[2] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[58\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_236_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\] BANK128\[2\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_102_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[46\] Di0[46] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_251_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[13\] Di0[13] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[13\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_181 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_287_192 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[33\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_15_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\] BANK128\[1\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_258_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_222_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[33\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_31_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_258_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_157_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_31_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_110_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\] BANK128\[1\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_127_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_127_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_274_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[37\] Di0[37] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[37\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_127_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_274_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_207_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_274_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_102_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_37_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\] BANK128\[0\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_12 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_143_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_45 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_193_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_56_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_78 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_56_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_192_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[8\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_185_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A1MUX\[26\] Do0MUX.M\[3\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_72_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_242_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.WEBUF\[6\] WE0[6] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_241_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_14_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_242_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_72_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_168_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_240_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_233_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_212_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_148_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\] BANK128\[2\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_148_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_226_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_163_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_184_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_96_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_69_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[23\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_65_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_58_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[23\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_218_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\] BANK128\[0\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_106_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_6_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_20_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_228_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_228_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_228_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_228_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\] BANK128\[2\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_244_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_244_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_30_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_113_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_209_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_26_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A2MUX\[40\] Do0MUX.M\[5\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_260_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_224_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_164_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_269_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[27\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_269_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_11_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_42_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[27\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_213_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_101_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_145_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[0\].DIODE_A3MUX\[5\] Do0MUX.M\[0\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_154_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_100_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_154_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[40\] Di0[40] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\] BANK128\[3\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_154_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_67_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\] BANK128\[2\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_190_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_183_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_170_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_143_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_176_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_2_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_143_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_143_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_230_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_179_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_71_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\] BANK128\[1\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_195_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_71_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[34\] Di0[34] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_136_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_195_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[15\] Di0[15] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A3MUX\[30\] Do0MUX.M\[3\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_63_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_214_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_184_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_214_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_214_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_56_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.WEBUF\[5\] WE0[5] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_49_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A0MUX\[63\] Do0MUX.M\[7\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_230_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[41\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_230_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_206_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_4_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\] BANK128\[2\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_221_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[41\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\] BANK128\[2\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_12_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\] BANK128\[2\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_78_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
Xtap_239_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_255_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\] BANK128\[1\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_37_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_271_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_83_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_83_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_281_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_268_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_163_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_140_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].DIODE_A3MUX\[34\] Do0MUX.M\[4\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_53_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_149_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_97_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\] BANK128\[0\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_155_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_148_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_5_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_118_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_210_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_165_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_165_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_78_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_165_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_203_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_279_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_78_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[31\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_78_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_181_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_66_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_181_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_285_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[31\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_181_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_42_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_202 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_35_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_213 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_224 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_235 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_246 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_28_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_257 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_268 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_279 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_200_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\] BANK128\[1\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_211_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_209_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_209_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\] BANK128\[3\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_179_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_109_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_179_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_124_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\] BANK128\[3\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_61_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_241_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_241_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_241_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_69_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_69_129 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[35\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_214_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_110_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_110_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_142_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_90_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[35\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_135_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[10\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_2_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_282_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[10\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_135_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_215_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\] BANK128\[3\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\] BANK128\[0\].RAM128.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_151_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_64_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_151_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_151_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_64_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_71_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_161_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_272_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\] BANK128\[3\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_231_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_265_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIBUF\[43\] Di0[43] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[43\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_36_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_160_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_197_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_258_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_197_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_153_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_100_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL1BUF\[6\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_80_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_146_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_140_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_89_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\] BANK128\[2\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_176_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_89_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_106_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_109_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_192_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DEC0.AND1 BANK128\[3\].RAM128.DEC0.AND3/A BANK128\[3\].RAM128.DEC0.AND3/B
+ BANK128\[3\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND1/X
+ sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_192_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_192_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_39_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_A0\[0\] A0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_125_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_47_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
Xfill_40_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_33_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_211_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_26_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_19_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\] BANK128\[3\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\] BANK128\[3\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_236_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF BANK128\[1\].RAM128.DEC0.AND1/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_112_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_252_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIODE_CLK BANK128\[0\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_105_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_90 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_105_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_266_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[43\] Di0[43] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[43\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_18_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_18_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\] BANK128\[1\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_281_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_121_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
Xtap_53_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_34_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[29\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.DIODE_DI\[4\] Di0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_244_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_50_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_277_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_237_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_277_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_50_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_146_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_125_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_146_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_59_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_118_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\] BANK128\[0\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_146_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_146_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_257_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_257_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_288_308 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_319 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[37\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_282_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_270_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_282_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_91_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_282_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_263_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_187_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_193_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_95_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_88_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_206_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_206_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_136_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\] BANK128\[3\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_102_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_222_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_263_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_222_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\] BANK128\[0\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_31_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_24_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[43\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\] BANK128\[2\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_169_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_247_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_184_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_20_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_60_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_247_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_46_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_96_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_116_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_116_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_263_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_263_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_A0\[1\] A0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_194_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_187_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_45_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[51\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_45_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_45_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_212_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_41_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_41_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\] BANK128\[3\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A1MUX\[11\] Do0MUX.M\[1\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_242_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_229_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_235_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_157_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_117_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_157_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_228_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_123_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_116_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_109_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\] BANK128\[2\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_173_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_19_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_142_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[1\] Di0[1] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_142_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_17_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_122_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_32_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_8_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_10_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_198_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_198_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDEC0.AND1 A0[8] A0[7] EN0 VGND VGND VPWR VPWR DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[5\] Di0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\] BANK128\[1\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[45\] Di0[45] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_166_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_212_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_93_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_187_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_86_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_99_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_79_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_233_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[9\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_102_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\] BANK128\[2\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_287_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[39\] Di0[39] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_182 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_23_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_193 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\] BANK128\[3\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_222_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_35_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[5\] Di0[5] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_157_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[12\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_274_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_127_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_127_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[12\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_274_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_102_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_247_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_24 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\] BANK128\[0\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_0_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_57 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_186_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_0_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_56_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_56_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[45\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_56_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_56_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_185_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[45\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\] BANK128\[1\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_72_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_72_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_44_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_240_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_233_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_226_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIODE_CLK CLK VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_121_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_21_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_219_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_184_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_72_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_97_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_96_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_51 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[9\] Di0[9] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[9\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_69_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_65_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_84 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[16\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_58_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_203_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_203_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_218_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_218_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_218_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[16\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_6_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[49\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\] BANK128\[3\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[49\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_91_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_244_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_244_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_87_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_244_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_244_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_113_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_113_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_260_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_26_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_224_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_269_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_269_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_232_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_138_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_145_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_218_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A0MUX\[52\] Do0MUX.M\[6\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_100_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\] BANK128\[1\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_191_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[33\] Di0[33] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_67_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\] BANK128\[3\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_67_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_184_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_190_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[39\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_83_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_183_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_83_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_2_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[39\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_176_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_169_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_8_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_71_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_71_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\] BANK128\[1\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[27\] Di0[27] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_151_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_63_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_56_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_92_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_49_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_206_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[7\].DIODE_A0MUX\[56\] Do0MUX.M\[7\].MUX\[0\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_206_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_230_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_4_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[20\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_239_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[20\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[8\] Di0[8] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[8\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_255_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_255_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[53\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_37_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_275_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\] BANK128\[1\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_83_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\] BANK128\[2\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_268_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[53\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_204_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_140_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_7_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_149_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_149_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_149_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_148_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\] BANK128\[0\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_210_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_165_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_165_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_203_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_78_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XDo0MUX.M\[5\].DIODE_A1MUX\[46\] Do0MUX.M\[5\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_181_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[24\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_181_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_285_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_181_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\] BANK128\[0\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_181_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[24\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_42_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_94_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_203 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_27_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_214 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_225 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_236 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[12\] Di0[12] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[12\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_286_247 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_28_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_258 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_269 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_200_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[57\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_211_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_211_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[57\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_209_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_209_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_109_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_209_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\] BANK128\[3\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_61_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_54_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_108 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_80_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_110_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\] BANK128\[2\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_90_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[21\] Di0[21] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_23_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_135_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_119_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[14\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_119_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_115_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\] BANK128\[2\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_115_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_282_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[7\].DIODE_A2MUX\[60\] Do0MUX.M\[7\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[12\] Di0[12] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[12\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[47\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.A0BUF\[0\] A0[0] VGND VGND VPWR VPWR BANK128\[2\].RAM128.A0BUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_12_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_151_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_273_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_56_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_64_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_151_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\] BANK128\[3\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_71_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[47\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_71_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_272_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_265_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_160_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_197_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_258_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIBUF\[36\] Di0[36] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[36\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[22\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_153_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_52_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_146_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_140_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_13_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_140_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_176_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\] BANK128\[2\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_176_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\] BANK128\[0\].RAM128.DIBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_109_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_89_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\] BANK128\[2\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_192_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_201_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DEC0.AND2 BANK128\[3\].RAM128.DEC0.AND3/B BANK128\[3\].RAM128.DEC0.AND3/A
+ BANK128\[3\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND2/X
+ sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[18\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_40_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\] BANK128\[1\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_26_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_19_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\] BANK128\[0\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.A0BUF\[4\] A0[4] VGND VGND VPWR VPWR BANK128\[3\].RAM128.A0BUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_196_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\] BANK128\[0\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_236_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_236_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_236_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[26\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_252_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[61\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_105_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_105_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_252_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_252_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\] BANK128\[3\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_266_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[61\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[36\] Di0[36] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[36\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_281_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_281_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_201_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_34_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_201_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_50_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_237_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_277_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_146_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_125_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_146_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_118_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_146_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_5_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\] BANK128\[0\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A3MUX\[54\] Do0MUX.M\[6\].MUX\[6\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_162_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_162_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_257_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[32\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_29_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_309 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_75_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_272_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_44_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_270_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_263_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_91_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_24_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_151_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_187_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_187_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_187_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_95_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_88_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[40\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_136_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_102_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_102_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_222_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_222_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_263_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_31_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A3MUX\[58\] Do0MUX.M\[7\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_169_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\] BANK128\[2\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_247_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_20_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_20_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_A0\[0\] A0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_20_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_46_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_116_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_263_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[55\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
Xtap_132_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_132_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[55\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_132_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_187_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.A0BUF\[3\] A0[3] VGND VGND VPWR VPWR BANK128\[0\].RAM128.A0BUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
Xtap_41_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_41_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[30\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_61_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_242_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[30\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_157_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\] BANK128\[3\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_235_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_228_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_123_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[63\] Di0[63] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_116_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_109_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_173_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_173_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\] BANK128\[2\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_86_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_199_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.DIODE_DI\[4\] Di0[4] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_245_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_17_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_245_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_122_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_8_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_198_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[59\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\] BANK128\[1\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_198_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[57\] Di0[57] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDEC0.AND2 A0[7] A0[8] EN0 VGND VGND VPWR VPWR DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\] BANK128\[1\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[59\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
Xtap_166_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\] BANK128\[1\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[38\] Di0[38] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_212_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_93_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_217_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_217_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_181_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[34\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_99_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_86_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_79_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[34\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_233_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_236_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_15_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_15_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_251_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_15_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_183 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_194 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[2\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_258_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_35_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[9\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_110_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[1\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_274_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_102_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_37_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_36 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_143_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_247_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_143_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_56_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_247_69 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\] BANK128\[0\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_0_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_185_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_72_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\] BANK128\[3\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_72_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF BANK128\[0\].RAM128.DEC0.AND0/Y VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_14_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_44_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_72_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_168_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\] BANK128\[2\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_240_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_212_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_212_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_148_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_233_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_60_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_226_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_288_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_184_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_163_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_219_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xfill_288_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_184_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_114_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_96_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_72_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_97_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_30 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_63 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_65_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_69_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[42\] Di0[42] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[42\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_69_96 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_203_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_218_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_218_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_233_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_106_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_6_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A0MUX\[41\] Do0MUX.M\[5\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_228_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\] BANK128\[3\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_91_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_154_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[28\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_84_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[28\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[8\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[63\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_260_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_260_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\] BANK128\[2\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[51\] Di0[51] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_209_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_260_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_26_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_224_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_224_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\] BANK128\[1\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_269_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_11_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_42_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_285_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_145_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_145_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[42\] Di0[42] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[42\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_101_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_145_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_100_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_154_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_154_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_67_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_67_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_86_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A1MUX\[4\] Do0MUX.M\[0\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_67_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[26\] Di0[26] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\] BANK128\[3\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_170_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_170_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_190_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XDo0MUX.M\[3\].DIODE_A1MUX\[31\] Do0MUX.M\[3\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_170_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_183_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_83_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_83_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_215_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_176_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_143_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xfill_143_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_179_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_179_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\] BANK128\[2\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_169_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_179_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_8_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_179_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_10_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_71_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_231_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_71_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[42\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_195_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_136_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_136_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\] BANK128\[1\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[42\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_63_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_77_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_214_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_56_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_92_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_49_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_230_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\] BANK128\[0\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_230_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_4_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\] BANK128\[0\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_12_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_12_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A1MUX\[35\] Do0MUX.M\[4\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_255_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_255_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_271_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_124_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_271_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_83_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_268_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_140_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_7_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_53_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
Xtap_53_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_149_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_220_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_155_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_220_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_8_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_149_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_148_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_211_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\] BANK128\[0\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_5_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_210_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_78_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_133_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_165_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_78_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_78_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_181_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_94_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_114_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_27_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_204 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_181_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_215 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_279_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_226 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_237 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_248 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_28_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_259 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_200_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_211_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_209_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_179_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[36\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[20\] Di0[20] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_124_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\] BANK128\[3\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[36\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_278_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_155_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_CLK BANK128\[2\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_132_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_278_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_61_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_54_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[11\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_47_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_214_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\] BANK128\[2\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_214_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\] BANK128\[2\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIODE_DI\[14\] Di0[14] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_76_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].DIODE_A2MUX\[29\] Do0MUX.M\[3\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_119_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_119_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_266_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_69_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_48_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_48_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_269_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_48_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_284_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_151_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_151_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\] BANK128\[0\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_64_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_151_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_64_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_161_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_64_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_71_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_272_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_259_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_36_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_231_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_36_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_265_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_36_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_147_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_160_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_258_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_153_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[29\] Di0[29] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[29\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_146_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_13_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[50\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_176_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_176_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[50\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_109_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_106_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_201_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DEC0.AND3 BANK128\[3\].RAM128.DEC0.AND3/A BANK128\[3\].RAM128.DEC0.AND3/B
+ BANK128\[3\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.DEC0.AND3/X
+ sky130_fd_sc_hd__and3_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\] BANK128\[2\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_192_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_125_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_40_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_211_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_211_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_26_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\] BANK128\[2\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\] BANK128\[1\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_196_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\] BANK128\[0\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A3MUX\[43\] Do0MUX.M\[5\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_105_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_81 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_38_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_38_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_266_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_38_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_53_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_121_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[29\] Di0[29] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[29\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_281_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_121_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\] BANK128\[0\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_281_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_277_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_126_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_119_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_125_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_146_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_5_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_146_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_118_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\] BANK128\[0\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_5_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_59_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\] BANK128\[0\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_162_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_75_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\] BANK128\[3\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_75_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_75_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\] BANK128\[3\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_272_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_91_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_270_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_257_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_91_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_263_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_91_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_91_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_91_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_256_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_187_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_151_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_187_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[44\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_95_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[44\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_88_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_136_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_102_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_222_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_152_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_263_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_31_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_141_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_247_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\] BANK128\[2\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_247_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_116_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_39_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\] BANK128\[0\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_239_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[48\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_239_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\] BANK128\[1\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[48\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_212_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\] BANK128\[1\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_212_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_212_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_41_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_288_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_243_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_242_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_229_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_124_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_235_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_228_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_123_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_58_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_237_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[3\] Di0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_116_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[56\] Di0[56] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_109_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_86_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_58_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_199_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_142_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_17_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_245_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\] BANK128\[3\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_122_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_122_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_32_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_198_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_261_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDEC0.AND3 A0[8] A0[7] EN0 VGND VGND VPWR VPWR DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\] BANK128\[1\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XDo0MUX.M\[7\].MUX\[0\] Do0MUX.M\[7\].MUX\[0\]/A0 Do0MUX.M\[7\].MUX\[0\]/A1 Do0MUX.M\[7\].MUX\[0\]/A2
+ Do0MUX.M\[7\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[56] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[38\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\] BANK128\[1\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xfill_212_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_181_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_93_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_217_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_99_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_147_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_86_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_99_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_79_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_233_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_233_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_233_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[13\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\] BANK128\[1\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\] BANK128\[0\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[13\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_15_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_23_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_251_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_23_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_184 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_23_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_195 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[1\].MUX\[1\] Do0MUX.M\[1\].MUX\[1\]/A0 Do0MUX.M\[1\].MUX\[1\]/A1 Do0MUX.M\[1\].MUX\[1\]/A2
+ Do0MUX.M\[1\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[1\]/X Do0MUX.SEL1BUF\[1\]/X VGND VGND
+ VPWR VPWR Do0[9] sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_35_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_35_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[46\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_31_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_110_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_208_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_274_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_37_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_15 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_48 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_143_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].MUX\[2\] Do0MUX.M\[6\].MUX\[2\]/A0 Do0MUX.M\[6\].MUX\[2\]/A1 Do0MUX.M\[6\].MUX\[2\]/A2
+ Do0MUX.M\[6\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[50] sky130_fd_sc_hd__mux4_1
Xtap_56_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_0_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_56_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_56_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_223_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_223_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_185_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_178_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\] BANK128\[3\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_250_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[17\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_240_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_212_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_148_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_233_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_148_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[17\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[11\] Di0[11] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[11\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_288_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_288_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_226_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_21_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_21_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[52\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_121_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_163_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_219_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_163_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_97_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\] BANK128\[3\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_69_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_96_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].MUX\[3\] Do0MUX.M\[0\].MUX\[3\]/A0 Do0MUX.M\[0\].MUX\[3\]/A1 Do0MUX.M\[0\].MUX\[3\]/A2
+ Do0MUX.M\[0\].MUX\[3\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[3] sky130_fd_sc_hd__mux4_1
Xfill_69_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xfill_69_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_75 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_58_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_203_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_133_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[35\] Di0[35] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[35\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_133_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_218_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_233_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_106_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_6_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_20_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].MUX\[4\] Do0MUX.M\[5\].MUX\[4\]/A0 Do0MUX.M\[5\].MUX\[4\]/A1 Do0MUX.M\[5\].MUX\[4\]/A2
+ Do0MUX.M\[5\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[44] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[50\] Di0[50] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[60\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_228_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_158_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_91_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\] BANK128\[3\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\] BANK128\[1\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A1MUX\[20\] Do0MUX.M\[2\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_84_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_244_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_87_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_77_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.WEBUF\[0\] WE0[0] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_95_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_95_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[56\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_209_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_26_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\] BANK128\[2\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[44\] Di0[44] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_9_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_224_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[11\] Di0[11] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[11\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[8\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_42_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_232_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_42_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_11_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\] BANK128\[1\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_42_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_42_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\] BANK128\[1\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_285_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_145_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_218_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[35\] Di0[35] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[35\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_100_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\] BANK128\[0\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_67_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_35_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].MUX\[6\] Do0MUX.M\[4\].MUX\[6\]/A0 Do0MUX.M\[4\].MUX\[6\]/A1 Do0MUX.M\[4\].MUX\[6\]/A2
+ Do0MUX.M\[4\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[38] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_191_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_67_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_170_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_170_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_170_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_83_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_190_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[19\] Di0[19] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].DIODE_A1MUX\[24\] Do0MUX.M\[3\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_183_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_250_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[59\] Di0[59] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[59\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_250_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_103_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_143_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.WEBUF\[4\] WE0[4] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_179_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_169_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_179_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_8_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_231_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_32_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\] BANK128\[2\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_71_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_224_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_136_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_136_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_128_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\] BANK128\[1\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_151_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[21\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_63_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_77_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\] BANK128\[2\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_56_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_92_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[21\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_92_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_49_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\] BANK128\[0\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_4_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[54\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[54\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A2MUX\[14\] Do0MUX.M\[1\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.DIBUF\[59\] Di0[59] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[59\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_150_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_37_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_140_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_140_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_156_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_290 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[25\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_248_176 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_220_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_8_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[25\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_148_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_229_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_229_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\] BANK128\[0\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_210_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_78_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.M\[0\].DIODE_A3MUX\[3\] Do0MUX.M\[0\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_78_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[58\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_285_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\] BANK128\[3\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_181_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_94_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[58\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_181_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_285_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_181_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_94_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_114_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_66_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\] BANK128\[2\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_94_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_261_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_27_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_205 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_181_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_27_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_216 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A2MUX\[18\] Do0MUX.M\[2\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_279_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_227 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_238 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_249 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_174_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[32\] Di0[32] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_179_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_124_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[13\] Di0[13] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[15\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_225_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_278_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_61_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[15\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_54_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_65_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.WEBUF\[3\] WE0[3] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_47_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_171_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A0MUX\[61\] Do0MUX.M\[7\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_80_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_80_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_214_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\] BANK128\[2\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_23_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_202_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\] BANK128\[2\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\] BANK128\[2\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_76_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_119_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_266_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_69_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_135_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_135_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_135_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_269_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_48_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\] BANK128\[1\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_12_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_64_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_272_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[4\].DIODE_A3MUX\[32\] Do0MUX.M\[4\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_36_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[19\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
Xfill_36_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_265_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_160_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_95_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_80_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_258_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[19\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\] BANK128\[0\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_153_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_80_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_100_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.WEBUF\[7\] WE0[7] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_13_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_146_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_100_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_89_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_192_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_201_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_47_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_47_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_40_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_62_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_141_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_26_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[62\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\] BANK128\[1\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[62\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_196_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_60 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_139_93 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_252_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_38_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_18_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_266_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_281_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_121_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A1MUX\[55\] Do0MUX.M\[6\].MUX\[7\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_281_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_53_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_53_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[33\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_201_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_277_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[33\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_146_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_146_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_5_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_5_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_120 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_226_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_59_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_29_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_271_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\] BANK128\[3\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_75_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_282_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_270_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\] BANK128\[3\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
Xfill_215_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_263_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/HI
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[41\] Di0[41] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[41\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_91_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_111_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_91_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_256_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_151_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_24_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.SEL1BUF\[4\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_187_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xfill_144_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A1MUX\[59\] Do0MUX.M\[7\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_137_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_40_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_40_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_95_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_206_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[23\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_222_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_222_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_152_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_31_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\] BANK128\[3\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_169_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_169_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\] BANK128\[3\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
Xtap_169_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_247_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_184_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_20_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_20_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\] BANK128\[2\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[7\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[31\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_116_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_263_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_39_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[6\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[41\] Di0[41] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[41\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_239_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_132_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_45_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_45_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\] BANK128\[1\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_45_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_254_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_212_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_262_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_41_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_288_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\] BANK128\[1\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_41_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[27\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_243_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_61_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_61_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[2\] Di0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_61_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_131_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_242_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_229_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_235_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_157_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_157_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_228_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_123_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_58_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_116_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\] BANK128\[0\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_109_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.DIODE_DI\[49\] Di0[49] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_173_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_106_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_106_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_86_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_106_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_142_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_199_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_17_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[35\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_261_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_198_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_198_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_254_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_166_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_51_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\] BANK128\[1\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xfill_212_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_93_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_86_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_79_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_233_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\] BANK128\[3\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_236_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\] BANK128\[1\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\] BANK128\[0\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[7\].DIODE_A3MUX\[63\] Do0MUX.M\[7\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_22_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_185 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_196 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[41\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_258_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_258_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_35_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_258_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_157_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_274_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_44_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_27 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_143_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_90 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_2_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_143_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_56_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_56_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_192_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_227_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_185_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_14_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF BANK128\[2\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
Xtap_72_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_178_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_14_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_14_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\] BANK128\[3\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_148_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_233_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_212_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_148_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_115_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_226_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_184_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL_DIODE\[1\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_121_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_219_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_184_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_184_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\] BANK128\[2\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_117_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_21 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_97_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_117_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_69_54 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_87 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xfill_58_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_218_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_46_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[28\] Di0[28] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[28\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_46_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[29\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_226_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_6_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[9\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.DIODE_DI\[62\] Di0[62] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[3\] Di0[3] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[43\] Di0[43] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_228_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_91_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_84_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_77_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_95_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_260_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_217_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\] BANK128\[2\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[37\] Di0[37] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\] BANK128\[3\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_42_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[3\] Di0[3] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[10\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_285_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_206_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_285_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[3\] BANK128\[0\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_145_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[10\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_154_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[28\] Di0[28] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[28\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_100_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_154_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_86_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\] BANK128\[0\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_86_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_86_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[43\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_170_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_190_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_183_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_83_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_143_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[43\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_2_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\] BANK128\[1\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_143_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_250_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_2_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_179_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_169_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_179_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_10_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_8_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_71_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_10_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_71_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_231_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_195_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_195_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_224_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_136_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_128_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_128_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_217_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_128_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_70_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[7\] Di0[7] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_144_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_63_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_77_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_56_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_92_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_49_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_230_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_214_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_4_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\] BANK128\[0\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_12_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_255_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_127_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_255_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_255_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_124_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_271_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_150_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_204_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_268_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_140_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_53_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_280 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_248_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_291 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_205_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_220_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_149_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_220_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_8_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_148_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_5_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_5_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_165_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_210_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_78_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A0MUX\[50\] Do0MUX.M\[6\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_78_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_78_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[31\] Di0[31] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_181_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\] BANK128\[3\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_181_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_94_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_94_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_94_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[37\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_261_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_206 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_181_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_27_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_217 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_279_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_228 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_286_239 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[37\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_174_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_130_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_130_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_167_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_211_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_209_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_109_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\] BANK128\[1\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[25\] Di0[25] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_109_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_124_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_225_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_132_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_132_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_61_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_54_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_65_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_47_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_144_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_23_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\] BANK128\[2\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_119_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_266_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_69_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_266_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[6\] Di0[6] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_282_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_282_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_282_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_48_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[51\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_56_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_273_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\] BANK128\[1\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_151_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\] BANK128\[2\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_266_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[51\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_272_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_231_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_231_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_36_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_265_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_36_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_160_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_100_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_100_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_258_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_80_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_100_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_13_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_100_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_146_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\] BANK128\[0\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_100_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_176_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_89_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_202_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_109_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_89_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_201_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A1MUX\[44\] Do0MUX.M\[5\].MUX\[4\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_114_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_125_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\] BANK128\[0\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_38_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_40_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_141_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[10\] Di0[10] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[10\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_26_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_54_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_54_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\] BANK128\[1\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_236_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\] BANK128\[3\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_166_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_18_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_252_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_182_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_120_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_52_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_281_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_53_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A1MUX\[48\] Do0MUX.M\[6\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_34_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_201_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_277_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_50_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_50_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[12\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DEC0.AND0 BANK128\[2\].RAM128.DEC0.AND3/B BANK128\[2\].RAM128.DEC0.AND3/A
+ BANK128\[2\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND0/Y
+ sky130_fd_sc_hd__nor3b_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_59_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\] BANK128\[2\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[10\] Di0[10] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[10\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_29_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_29_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_257_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[45\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_29_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_75_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\] BANK128\[3\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[45\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_282_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_270_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_257_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_215_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_91_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_280_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_280_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_263_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_256_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_187_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[34\] Di0[34] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[34\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[20\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_151_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_187_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_187_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_137_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_193_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\] BANK128\[0\].RAM128.DIBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\] BANK128\[2\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A2MUX\[38\] Do0MUX.M\[4\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_136_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[58\] Di0[58] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[58\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[16\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_102_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_222_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_152_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_152_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_263_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_31_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_271_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_50_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_17_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\] BANK128\[0\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[49\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.A0BUF\[2\] A0[2] VGND VGND VPWR VPWR BANK128\[3\].RAM128.A0BUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\] BANK128\[0\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_247_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[49\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_184_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_20_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_70_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[24\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_263_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[1\] BANK128\[2\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\] BANK128\[3\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[34\] Di0[34] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[34\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_45_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_254_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\] BANK128\[1\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_212_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_41_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_288_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_41_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_61_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF BANK128\[3\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_124_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[58\] Di0[58] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[58\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_117_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_228_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_58_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_190_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_10_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_116_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_237_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_109_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\] BANK128\[0\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_173_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].DIODE_A3MUX\[52\] Do0MUX.M\[6\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[39\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\] BANK128\[1\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_86_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_106_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[39\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_19_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_199_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_142_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_262_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_261_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_198_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_254_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_40_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[14\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_51_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_166_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_93_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_99_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_181_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_86_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_79_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_15_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_287_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_23_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\] BANK128\[0\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_287_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_22_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_186 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[7\].DIODE_A3MUX\[56\] Do0MUX.M\[7\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_197 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_15_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_31_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_31_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_258_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\] BANK128\[2\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_157_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_172_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_172_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_172_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_CLK BANK128\[3\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[18\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_247_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_39 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_143_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[53\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_2_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_56_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_186_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
Xtap_56_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[53\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_227_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_185_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.A0BUF\[1\] A0[1] VGND VGND VPWR VPWR BANK128\[0\].RAM128.A0BUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_14_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_72_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_22_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_168_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_212_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_70_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\] BANK128\[3\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_233_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_115_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_226_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_184_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[61\] Di0[61] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_219_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_69_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_33 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\] BANK128\[2\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_66 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_99 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_197_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[2\] Di0[2] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_106_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_241_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_6_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_241_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[57\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_241_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\] BANK128\[1\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[55\] Di0[55] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\] BANK128\[1\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[57\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_228_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\] BANK128\[1\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_34_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.A0BUF\[5\] A0[5] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND3/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_158_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_158_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[36\] Di0[36] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_91_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[32\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_84_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_244_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_244_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_77_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[32\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
Xtap_95_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_95_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_260_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_209_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_26_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_269_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\] BANK128\[2\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_232_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_99_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[0\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_285_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_213_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_145_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_218_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_218_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_42_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_100_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_67_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_35_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_67_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_191_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[47\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\] BANK128\[0\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_170_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_170_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_170_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_190_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_103_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_83_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_103_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_183_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
Xfill_143_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_250_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_179_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_169_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[22\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_179_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_232_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_259_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[22\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_10_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_32_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_231_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xfill_71_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_195_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_224_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_217_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_128_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_112_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[55\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_70_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_63_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[40\] Di0[40] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[40\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_144_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_56_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
Xtap_57_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XDo0MUX.M\[1\].DIODE_A0MUX\[15\] Do0MUX.M\[1\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_92_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[8\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_92_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_49_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_214_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_214_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_4_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_239_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_127_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\] BANK128\[3\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_255_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_178_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_135_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_82_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[26\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_68_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_68_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[26\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_68_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_37_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[61\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_140_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_270 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[59\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_281 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_292 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\] BANK128\[1\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_248_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_248_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_149_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_220_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[2\].DIODE_A0MUX\[19\] Do0MUX.M\[2\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_148_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_8_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_118_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_165_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_118_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[40\] Di0[40] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[40\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_210_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_203_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_78_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_33_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_141_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_181_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A1MUX\[2\] Do0MUX.M\[0\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[24\] Di0[24] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\] BANK128\[3\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_94_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_94_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_94_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_261_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_207 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_181_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_218 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_279_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_229 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_174_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_130_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\] BANK128\[2\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_167_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_43_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_43_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
Xtap_43_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_211_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\] BANK128\[2\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF BANK128\[1\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[40\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_179_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\] BANK128\[1\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_117_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[18\] Di0[18] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_225_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[40\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_132_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_68_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_61_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_54_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_65_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_171_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_47_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\] BANK128\[0\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_80_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_144_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_80_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\] BANK128\[0\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_199_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_23_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\] BANK128\[0\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_199_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_202_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_202_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A1MUX\[33\] Do0MUX.M\[4\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_269_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_269_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_215_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_284_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_151_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_273_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_151_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\] BANK128\[1\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_64_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_64_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[0\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_36_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[30\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/HI
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
Xfill_36_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_265_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xfill_36_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_80_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_160_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_80_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_80_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[30\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_100_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_100_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_176_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\] BANK128\[0\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_176_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_89_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_109_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_256_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[63\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_192_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_201_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[63\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_125_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_125_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_275_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_125_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_47_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A2MUX\[23\] Do0MUX.M\[2\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_284_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_62_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_141_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_33_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_277_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_141_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_196_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_70_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.CLKBUF CLK VGND VGND VPWR VPWR BANK128\[2\].RAM128.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[34\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\] BANK128\[3\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[34\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_51 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_139_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_139_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_139_84 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_18_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_38_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\] BANK128\[0\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_52_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_45_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_281_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_53_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_34_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_34_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\] BANK128\[2\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_201_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_201_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\] BANK128\[2\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_81_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.DIODE_DI\[12\] Di0[12] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_277_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_126_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_74_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].DIODE_A2MUX\[27\] Do0MUX.M\[3\].MUX\[3\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_119_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DEC0.AND1 BANK128\[2\].RAM128.DEC0.AND3/A BANK128\[2\].RAM128.DEC0.AND3/B
+ BANK128\[2\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND1/X
+ sky130_fd_sc_hd__and3b_2
Xtap_5_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_146_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_111 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_226_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_162_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_29_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_257_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_44_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_44_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\] BANK128\[3\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_215_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_3_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_270_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\] BANK128\[3\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_263_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_24_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_256_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_187_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_151_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_187_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.DIBUF\[27\] Di0[27] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[27\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_187_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_144_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_193_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_137_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_267_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_136_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\] BANK128\[2\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_49_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_152_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_152_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_152_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_263_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_65_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_31_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_271_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_271_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_50_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\] BANK128\[2\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\] BANK128\[1\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_169_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_169_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\] BANK128\[0\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_0_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_247_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_247_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A3MUX\[41\] Do0MUX.M\[5\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[28\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL_DIODE\[1\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_70_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[28\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_263_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_29_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_239_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_254_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_45_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[27\] Di0[27] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[27\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\] BANK128\[0\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_212_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_262_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_212_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_262_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_41_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_288_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_243_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_61_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_236_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_157_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_175_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_228_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_237_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_237_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_116_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_237_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\] BANK128\[0\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
Xfill_109_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\] BANK128\[0\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_253_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\] BANK128\[0\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_106_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_106_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_19_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_142_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_142_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_199_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_17_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_122_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\] BANK128\[1\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_122_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_261_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_198_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_198_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_198_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_254_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_40_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_198_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_247_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_51_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[42\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_147_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_93_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_181_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_99_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[42\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_86_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_79_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_233_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_163_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_236_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_23_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_287_176 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_22_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_187 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_198 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_15_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\] BANK128\[3\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_31_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_258_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_188_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_157_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\] BANK128\[2\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_172_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_172_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_274_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_274_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_247_18 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_81 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_2_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_186_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\] BANK128\[1\].RAM128.DIBUF\[50\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_223_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\] BANK128\[1\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_235_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_14_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_72_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_212_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_212_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_212_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_70_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_233_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_21_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_226_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_288_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_163_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_108_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_163_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_21_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_219_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[1\] Di0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_97_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_117_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[54\] Di0[54] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_97_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_12 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_97_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_107_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_45 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_69_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_69_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_69_78 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_69_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\] BANK128\[2\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_133_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_133_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_197_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_280_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_46_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\] BANK128\[3\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_46_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_226_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_106_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_106_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_106_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_241_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_241_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_122_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\] BANK128\[1\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[48\] Di0[48] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_228_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_158_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[36\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\] BANK128\[1\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_154_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_91_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[29\] Di0[29] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_84_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_244_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_162_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_77_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_260_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[11\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_260_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_209_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\] BANK128\[1\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\] BANK128\[0\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_190_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[11\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_CLK CLK VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[44\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_138_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_285_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_285_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_285_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_206_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_218_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_154_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\] BANK128\[1\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\] BANK128\[1\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_86_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_191_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_86_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[6\].MUX\[0\] Do0MUX.M\[6\].MUX\[0\]/A0 Do0MUX.M\[6\].MUX\[0\]/A1 Do0MUX.M\[6\].MUX\[0\]/A2
+ Do0MUX.M\[6\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[6\]/X Do0MUX.SEL1BUF\[6\]/X VGND VGND
+ VPWR VPWR Do0[48] sky130_fd_sc_hd__mux4_1
Xtap_234_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_170_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_190_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_83_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_183_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_103_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_103_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_176_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\] BANK128\[3\].RAM128.DIBUF\[21\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_169_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_223_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A2MUX\[7\] Do0MUX.M\[0\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_8_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_231_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_218_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_195_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_224_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[50\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_217_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_128_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_112_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_248_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].MUX\[1\] Do0MUX.M\[0\].MUX\[1\]/A0 Do0MUX.M\[0\].MUX\[1\]/A1 Do0MUX.M\[0\].MUX\[1\]/A2
+ Do0MUX.M\[0\].MUX\[1\]/A3 Do0MUX.SEL0BUF\[0\]/X Do0MUX.SEL1BUF\[0\]/X VGND VGND
+ VPWR VPWR Do0[1] sky130_fd_sc_hd__mux4_1
Xtap_77_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[48\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_57_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_56_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_57_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[33\] Di0[33] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[33\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_49_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_160_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/HI
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_4_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_239_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].MUX\[2\] Do0MUX.M\[5\].MUX\[2\]/A0 Do0MUX.M\[5\].MUX\[2\]/A1 Do0MUX.M\[5\].MUX\[2\]/A2
+ Do0MUX.M\[5\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[42] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_127_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_127_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\] BANK128\[3\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_185_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\] BANK128\[1\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_178_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_75_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_271_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_83_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_204_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\] BANK128\[2\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[42\] Di0[42] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_7_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_260 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_271 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_156_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_282 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_293 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_248_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[1\] BANK128\[3\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_205_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_149_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\] BANK128\[1\].RAM128.DIBUF\[13\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_8_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_149_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_220_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_8_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[38\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_118_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_165_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_210_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_78_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[33\] Di0[33] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[33\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_78_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_33_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_285_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_59_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_285_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].MUX\[4\] Do0MUX.M\[4\].MUX\[4\]/A0 Do0MUX.M\[4\].MUX\[4\]/A1 Do0MUX.M\[4\].MUX\[4\]/A2
+ Do0MUX.M\[4\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[36] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_26_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_287_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_74_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_74_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_94_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
Xtap_114_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_114_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_27_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_261_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIODE_DI\[17\] Di0[17] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\] BANK128\[3\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_208 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_168_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_181_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_219 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_279_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[57\] Di0[57] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[57\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_174_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.WEBUF\[2\] WE0[2] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_167_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_43_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_139_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\] BANK128\[2\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_179_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_222_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\] BANK128\[1\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_61_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\] BANK128\[2\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_54_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_171_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_47_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_80_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_144_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_144_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_63 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\] BANK128\[0\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[6\] Do0MUX.M\[3\].MUX\[6\]/A0 Do0MUX.M\[3\].MUX\[6\]/A1 Do0MUX.M\[3\].MUX\[6\]/A2
+ Do0MUX.M\[3\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[30] sky130_fd_sc_hd__mux4_1
Xtap_202_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[52\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_202_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_202_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_266_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[52\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[1\].DIODE_A2MUX\[12\] Do0MUX.M\[1\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_282_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_215_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\] BANK128\[0\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_269_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_48_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[57\] Di0[57] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[57\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
Xtap_215_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_12_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_151_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_56_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_273_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_64_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_64_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_231_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_71_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_154_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_100_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_220_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_89_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_89_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\] BANK128\[0\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_1_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A3MUX\[1\] Do0MUX.M\[0\].MUX\[1\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_109_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_201_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_192_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[56\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_125_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_272_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[56\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_47_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_47_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_47_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\] BANK128\[2\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A2MUX\[16\] Do0MUX.M\[2\].MUX\[0\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_277_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_172_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_54_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_70_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_130_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[30\] Di0[30] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_236_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.DIODE_DI\[11\] Di0[11] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_30 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[13\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_139_63 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\] BANK128\[3\].RAM128.DIBUF\[28\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xfill_139_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_252_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_182_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_96 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[13\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_38_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_120_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_52_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.WEBUF\[1\] WE0[1] VGND VGND VPWR VPWR BANK128\[0\].RAM128.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_38_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_45_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_53_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_38_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_34_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_61_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\] BANK128\[2\].RAM128.DIBUF\[54\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[46\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_187_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_50_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_50_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\] BANK128\[2\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\] BANK128\[2\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[46\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_119_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_67_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DEC0.AND2 BANK128\[2\].RAM128.DEC0.AND3/B BANK128\[2\].RAM128.DEC0.AND3/A
+ BANK128\[2\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND2/X
+ sky130_fd_sc_hd__and3b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_146_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_5_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_59_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_226_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_123 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\] BANK128\[1\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_29_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_29_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_242_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_282_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_282_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A0MUX\[39\] Do0MUX.M\[4\].MUX\[7\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_44_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_215_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_280_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_270_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_257_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[17\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_91_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_263_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_24_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_93_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[17\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_187_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\] BANK128\[0\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_151_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_249_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.WEBUF\[5\] WE0[5] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_187_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_267_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_137_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_193_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_193_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_267_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_200_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_40_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\] BANK128\[2\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_136_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\] BANK128\[3\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_283_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\] BANK128\[2\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_102_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_31_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_271_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_43_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_24_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[60\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\] BANK128\[1\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_141_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_141_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_169_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[59\] Di0[59] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_141_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[60\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_141_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_0_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_247_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_70_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\] BANK128\[3\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_263_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_239_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF BANK128\[0\].RAM128.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_45_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_45_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A1MUX\[53\] Do0MUX.M\[6\].MUX\[5\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_212_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_288_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_61_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_236_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_72_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_157_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_157_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_10_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_10_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_10_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_173_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_109_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_86_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\] BANK128\[3\].RAM128.DIBUF\[51\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_199_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xfill_142_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_122_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_17_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_122_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_122_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\] BANK128\[3\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_35_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_253_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_261_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_198_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_254_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.SEL1BUF\[2\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_166_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].DIODE_A1MUX\[57\] Do0MUX.M\[7\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_135_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_147_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_181_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xfill_93_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_86_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[63\] Di0[63] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[63\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_79_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[21\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_229_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_283_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_283_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_287_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_177 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_22_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_92_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_287_188 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_199 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[54\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_15_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\] BANK128\[3\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_31_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_35_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_258_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_35_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_188_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\] BANK128\[3\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\] BANK128\[2\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_188_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[54\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_157_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_172_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\] BANK128\[2\].RAM128.DIBUF\[17\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_274_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[5\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_274_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_207_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_177_60 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_2_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_93 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[4\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_56_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_186_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_179_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\] BANK128\[1\].RAM128.DIBUF\[43\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/HI
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
Xtap_72_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[5\].DIODE_A2MUX\[47\] Do0MUX.M\[5\].MUX\[7\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_235_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_72_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_72_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\] BANK128\[1\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[25\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[4\] BANK128\[0\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[0\] Di0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xfill_212_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_168_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_227_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_212_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_148_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.DIBUF\[63\] Di0[63] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[63\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_122_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_233_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xfill_212_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_21_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_21_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_226_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_163_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_121_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_108_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_219_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_97_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_117_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[3\] BANK128\[1\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[58\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_97_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_89_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_107_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_69_24 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[47\] Di0[47] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\] BANK128\[3\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_117_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_57 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[58\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_133_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_280_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_133_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_197_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_280_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[33\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_226_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_226_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_106_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_252_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\] BANK128\[1\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_158_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_154_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_91_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_84_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_77_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[15\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\] BANK128\[3\].RAM128.DIBUF\[10\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_190_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[1\].DIODE_A1MUX\[9\] Do0MUX.M\[1\].MUX\[1\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_217_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\] BANK128\[0\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[7\].DIODE_A3MUX\[61\] Do0MUX.M\[7\].MUX\[5\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_20_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_269_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_42_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_285_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_218_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_42_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_154_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[23\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_153_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_67_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_234_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_86_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_234_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_184_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_170_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_190_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_103_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
Xtap_83_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_183_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_103_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_103_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_176_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_16_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[19\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_179_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_169_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\] BANK128\[3\].RAM128.DIBUF\[14\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_259_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_71_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[9\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_32_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_71_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_231_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_218_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_32_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_195_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_195_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_113_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_224_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_217_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_128_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_112_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\] BANK128\[2\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_56_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_92_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_49_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[26\] Di0[26] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[26\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_160_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[27\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_160_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_214_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[62\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_4_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[60\] Di0[60] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[4\] BANK128\[3\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[62\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_239_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[1\] Di0[1] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[41\] Di0[41] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_127_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\] BANK128\[3\].RAM128.DIBUF\[58\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_255_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\] BANK128\[3\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_176 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_75_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_68_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_68_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_271_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_68_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_204_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_83_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\] BANK128\[2\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_250 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_261 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_220_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_272 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_220_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_283 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\] BANK128\[2\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[35\] Di0[35] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_294 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_248_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_248_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_220_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_149_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_220_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_8_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIBUF\[1\] Di0[1] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_118_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_204_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[1\] BANK128\[0\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_78_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_78_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_203_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[26\] Di0[26] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[26\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_181_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_285_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_59_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_218_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_181_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\] BANK128\[0\].RAM128.DIBUF\[32\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_181_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_261_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[41\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_114_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_209 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_279_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_130_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF BANK128\[3\].RAM128.DEC0.AND2/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[41\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\] BANK128\[1\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_174_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XDo0MUX.SEL_DIODE\[0\] A0[7] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_167_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_43_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_211_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_139_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_222_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_179_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\] BANK128\[2\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[3\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_128_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[5\] Di0[5] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_171_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_65_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_171_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_171_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_47_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_80_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_80_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_144_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_144_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\] BANK128\[0\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_266_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[31\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_282_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_48_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_282_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[31\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_269_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_215_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_215_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_284_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_71_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_161_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_231_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_80_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_80_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_100_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_13_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.SEL_DIODE\[1\] BANK128\[2\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_176_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_89_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_89_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_109_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_201_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_192_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_31_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_38_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\] BANK128\[3\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_272_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_125_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_47_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_278_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_47_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_38_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[35\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_62_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_62_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_277_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_141_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[35\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_165_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_70_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_70_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.DIODE_DI\[23\] Di0[23] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A0MUX\[28\] Do0MUX.M\[3\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_75 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_252_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_139_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_182_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_52_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_38_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_45_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_53_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_53_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_38_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_61_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\] BANK128\[2\].RAM128.DIBUF\[47\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_50_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_67_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DEC0.AND3 BANK128\[2\].RAM128.DEC0.AND3/A BANK128\[2\].RAM128.DEC0.AND3/B
+ BANK128\[2\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND3/X
+ sky130_fd_sc_hd__and3_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.DIBUF\[4\] Di0[4] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_5_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_59_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_102 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_226_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
Xtap_226_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_226_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[0\] BANK128\[1\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
Xtap_29_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_271_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\] BANK128\[1\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_44_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\] BANK128\[2\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_282_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_44_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_215_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_280_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_91_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_215_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_270_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_257_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_280_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_263_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_111_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_24_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_256_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_24_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_138_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_151_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_137_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_40_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A1MUX\[42\] Do0MUX.M\[5\].MUX\[2\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_49_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_49_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_102_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[29\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_152_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\] BANK128\[0\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_152_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.DIBUF\[8\] Di0[8] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[8\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_65_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[29\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_31_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_271_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_24_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_17_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_81_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_81_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_141_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\] BANK128\[1\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_141_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_247_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_184_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\] BANK128\[3\].RAM128.DIBUF\[40\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_263_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_263_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_193_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\] BANK128\[0\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_239_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_239_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_50_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_45_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_212_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_212_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_262_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_262_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_212_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_131_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[10\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_175_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_10_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_237_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_10_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_237_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_10_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_173_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_109_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_86_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_86_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_253_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_19_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[43\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_142_119 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_19_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_199_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_17_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_262_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\] BANK128\[3\].RAM128.DIBUF\[44\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[43\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_35_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_122_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_35_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_255_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_25_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_198_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_261_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_248_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_143_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_254_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_40_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[32\] Di0[32] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[32\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_51_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_247_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_51_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_51_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_142_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_51_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_135_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_147_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_147_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_128_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\] BANK128\[0\].RAM128.DIBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_147_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\] BANK128\[2\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_86_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_79_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[4\].DIODE_A2MUX\[36\] Do0MUX.M\[4\].MUX\[4\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[56\] Di0[56] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[56\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_76_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_136_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_76_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xfill_287_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_16_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_178 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_22_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_189 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_31_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_15_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_258_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_35_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.A0BUF\[0\] A0[0] VGND VGND VPWR VPWR BANK128\[3\].RAM128.A0BUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_188_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_188_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\] BANK128\[3\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_98_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_207_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_207_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_98_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_177_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_72 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_177_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_56_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\] BANK128\[3\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_223_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[32\] Di0[32] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[32\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_72_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\] BANK128\[1\].RAM128.DIBUF\[36\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_72_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_168_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xfill_212_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_168_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_122_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_21_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_148_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_248_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_21_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[56\] Di0[56] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[56\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_115_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_63_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_156_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\] BANK128\[0\].RAM128.DIBUF\[62\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_56_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_219_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_97_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_117_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_171_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_49_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_97_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_171_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_117_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_264_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\] BANK128\[0\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_36 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A3MUX\[50\] Do0MUX.M\[6\].MUX\[2\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[37\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_69_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\] BANK128\[1\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_69 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[37\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_280_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_197_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_280_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_260_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_106_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_226_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_106_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_241_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_241_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_252_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_62_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[12\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_245_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_158_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_34_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\] BANK128\[0\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_158_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_147_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_91_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_84_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_77_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_190_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_217_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\] BANK128\[0\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_269_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_20_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_269_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_199_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_13_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_283_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_285_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_285_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_285_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_218_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_218_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_42_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_153_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[16\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_67_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_191_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[51\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_234_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_170_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[51\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_177_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/X sky130_fd_sc_hd__and3_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_130 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_208_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_105_152 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_183_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_208_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_163 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_174 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_250_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_32_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xfill_71_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_195_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_231_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_218_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_195_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A0MUX\[6\] Do0MUX.M\[0\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_224_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_128_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_217_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_112_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_105_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_77_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\] BANK128\[2\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_57_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_195_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[0\] Di0[0] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_160_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[19\] Di0[19] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[19\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_160_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_214_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_214_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_4_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[53\] Di0[53] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\] BANK128\[1\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_169_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\] BANK128\[0\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.A0BUF\[3\] A0[3] VGND VGND VPWR VPWR BANK128\[1\].RAM128.A0BUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[34\] Di0[34] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_255_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_75_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XDo0MUX.M\[1\].DIODE_A3MUX\[8\] Do0MUX.M\[1\].MUX\[0\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_68_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[6\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_204_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_240 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_251 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_53_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_262 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_288_273 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_284 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_248_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_295 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_248_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_205_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\] BANK128\[2\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[28\] Di0[28] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\] BANK128\[2\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_245_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[4\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\] BANK128\[1\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_245_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_33_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_285_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_181_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[19\] Di0[19] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[19\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_59_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_287_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[45\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_94_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\] BANK128\[0\].RAM128.DIBUF\[25\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_74_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_94_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_74_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_27_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_27_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_27_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_279_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_130_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_174_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_167_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[20\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_230_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_211_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_250_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_250_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_211_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_139_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[20\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIODE_CLK BANK128\[1\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_179_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_222_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\] BANK128\[2\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_110_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_208_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_155_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_132_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[53\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_155_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_278_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_68_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_65_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_65_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[1\].DIODE_A0MUX\[13\] Do0MUX.M\[1\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_65_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_47_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_171_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_199_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_199_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_2_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[49\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[1\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\] BANK128\[0\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_202_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_266_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_266_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_196_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\] BANK128\[3\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[0\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[24\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_80_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_48_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_123_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_123_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_269_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[24\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_215_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_215_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_284_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_12_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_231_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_71_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_161_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[57\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_154_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_95_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_80_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_100_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_100_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A0MUX\[17\] Do0MUX.M\[2\].MUX\[1\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_13_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\] BANK128\[3\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_13_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_176_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_13_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_89_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_1_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_201_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_125_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_125_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_125_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xtap_125_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[3\]/A2
+ sky130_fd_sc_hd__mux4_1
Xtap_272_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_285_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[39\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_275_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[0\].DIODE_A1MUX\[0\] Do0MUX.M\[0\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIODE_A0\[3\] BANK128\[2\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_38_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[22\] Di0[22] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_278_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\] BANK128\[3\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_47_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_173_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_141_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[62\] Di0[62] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[62\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[2\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_54_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_277_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_54_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_141_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[14\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_172_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\] BANK128\[2\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_165_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[14\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_158_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[2\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\] BANK128\[2\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_70_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\] BANK128\[1\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_166_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.DIODE_DI\[16\] Di0[16] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_79_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_21 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_54 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[47\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_139_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_87 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_182_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_266_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_95_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_38_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_52_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_95_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_45_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_53_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_38_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_201_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\] BANK128\[0\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_61_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_201_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_0_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[5\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/HI
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[18\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_5_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[2\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[2\]/X VGND VGND VPWR VPWR Do0MUX.M\[2\].MUX\[4\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_59_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_114 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[18\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[62\] Di0[62] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[62\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_75_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[6\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_257_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_29_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_29_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_111_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_10_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_29_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_44_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\] BANK128\[1\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_215_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_280_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_280_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_52_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\] BANK128\[0\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_280_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[5\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_91_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_263_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_145_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_93_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_24_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_24_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_151_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_24_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_267_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_137_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\] BANK128\[0\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_40_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_267_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_136_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[61\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_136_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_283_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A1 BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A3 BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[2\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[7\]/A2
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_136_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[61\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_152_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[2\].DIODE_A2MUX\[21\] Do0MUX.M\[2\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_282_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[6\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[6\]/A0
+ sky130_fd_sc_hd__mux4_1
Xtap_65_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_31_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_271_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_275_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_43_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_271_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_43_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_24_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_81_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_17_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_81_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_81_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_169_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_0_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_141_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_177_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_184_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_70_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_177_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_177_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF BANK128\[2\].RAM128.DEC0.AND1/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_70_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_192_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_176 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[32\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1 BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A2
+ BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3 BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[0\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[7\]/A0
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_263_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\] BANK128\[3\].RAM128.DIBUF\[33\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[32\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_193_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_239_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\] BANK128\[0\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_50_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_212_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_262_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\] BANK128\[0\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[10\] Di0[10] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_124_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_175_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A2MUX\[25\] Do0MUX.M\[3\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_175_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_237_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_237_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_58_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_86_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_106_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_19_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_109 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_238_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_199_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_122_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[22\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_122_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\] BANK128\[3\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_255_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\] BANK128\[3\].RAM128.DIBUF\[37\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_122_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_35_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_261_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[22\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_198_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
Xtap_40_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_143_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_40_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_254_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_278_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_247_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_51_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[25\] Di0[25] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[25\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_135_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_147_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_128_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\] BANK128\[2\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_147_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_6_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[55\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\] BANK128\[2\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_79_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[55\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_163_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[49\] Di0[49] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[49\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_76_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_283_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\] BANK128\[1\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[1\].DIODE_A3MUX\[15\] Do0MUX.M\[1\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_287_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_244_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_244_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_16_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_152_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_287_179 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_22_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_92_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_31_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_31_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_15_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_258_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_188_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_157_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\] BANK128\[0\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_157_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[26\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_274_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_98_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[26\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_98_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_180_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_98_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_207_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_51 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_84 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_177_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_223_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_223_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[58\] Di0[58] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_235_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_235_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.DIBUF\[25\] Di0[25] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[25\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[59\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_72_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\] BANK128\[0\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_235_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\] BANK128\[1\].RAM128.DIBUF\[29\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[59\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_190 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_168_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xfill_212_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_227_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_212_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_248_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_148_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_70_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_148_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[2\].DIODE_A3MUX\[19\] Do0MUX.M\[2\].MUX\[3\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_248_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_63_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[49\] Di0[49] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[49\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_108_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_219_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_171_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_89_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_114_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_117_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\] BANK128\[0\].RAM128.DIBUF\[55\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_264_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_15 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_264_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_89_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/HI
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
Xfill_107_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_69_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_48 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_237_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\] BANK128\[0\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_133_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_280_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_46_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_133_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_197_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_46_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_280_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_260_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_106_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_13_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_252_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_62_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_245_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[7\].DIODE_A1MUX\[62\] Do0MUX.M\[7\].MUX\[6\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_140_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_238_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_34_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[40\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_147_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_91_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_162_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_162_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[40\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_84_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_174_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_174_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_77_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_174_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\] BANK128\[2\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\] BANK128\[0\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_217_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_20_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_269_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_199_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_232_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_232_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\] BANK128\[0\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_199_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_13_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\] BANK128\[3\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_160 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_171 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\] BANK128\[2\].RAM128.DIBUF\[22\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_138_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/HI
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_42_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_67_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_234_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_67_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_86_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_234_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_191_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_234_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_250_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_131 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_142 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_16_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_153 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_164 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_175 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[30\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_176_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_179_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\] BANK128\[3\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_179_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_259_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_71_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_32_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_225_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_259_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_120_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_128_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_113_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_129_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_224_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_128_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[63\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_217_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_128_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[8\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_112_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[52\] Di0[52] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[63\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[7\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_105_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_248_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_57_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_3_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_144_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[7\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\] BANK128\[2\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_92_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_195_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\] BANK128\[3\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_188_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_160_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_160_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_73_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_214_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.SEL_DIODE\[1\] BANK128\[3\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\] BANK128\[1\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_169_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[46\] Di0[46] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_7_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[34\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\] BANK128\[1\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_178_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_178_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_135_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIODE_DI\[27\] Di0[27] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_75_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_68_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_150_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_271_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_68_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_68_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\] BANK128\[1\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_204_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_288_230 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_241 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_252 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_263 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_248_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_274 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_116 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_288_285 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_296 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[9\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_149 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[6\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_9_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_220_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_220_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_220_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_220_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[42\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_204_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_78_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_126_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_245_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_245_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF BANK128\[0\].RAM128.DEC0.AND3/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_285_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_245_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_59_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\] BANK128\[1\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_181_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_26_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_287_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_94_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_261_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_94_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
Xtap_114_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\] BANK128\[0\].RAM128.DIBUF\[18\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_261_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_27_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_261_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_279_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_130_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_174_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_130_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_130_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_167_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[0\].DIODE_A2MUX\[5\] Do0MUX.M\[0\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_250_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_250_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_250_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_139_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[2\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_179_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_4_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_222_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_4_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_117_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_110_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_208_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_155_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_132_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_278_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\] BANK128\[3\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_65_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[31\] Di0[31] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[31\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_171_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_47_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_171_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_84_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_73_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_104_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_144_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].MUX\[0\] Do0MUX.M\[5\].MUX\[0\]/A0 Do0MUX.M\[5\].MUX\[0\]/A1 Do0MUX.M\[5\].MUX\[0\]/A2
+ Do0MUX.M\[5\].MUX\[0\]/A3 Do0MUX.SEL0BUF\[5\]/X Do0MUX.SEL1BUF\[5\]/X VGND VGND
+ VPWR VPWR Do0[40] sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_266_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\] BANK128\[3\].RAM128.DIBUF\[63\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_196_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[28\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\] BANK128\[3\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_108_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_80_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_282_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_269_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_73_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_269_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_215_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_215_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_56_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[7\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[40\] Di0[40] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_231_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_36_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_231_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_231_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_154_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_80_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_147_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_80_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_100_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\] BANK128\[1\].RAM128.DIBUF\[11\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_13_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_100_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_88_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_176_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[36\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[3\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_89_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_1_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_1_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[31\] Di0[31] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[31\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_201_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_114_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].MUX\[2\] Do0MUX.M\[4\].MUX\[2\]/A0 Do0MUX.M\[4\].MUX\[2\]/A1 Do0MUX.M\[4\].MUX\[2\]/A2
+ Do0MUX.M\[4\].MUX\[2\]/A3 Do0MUX.SEL0BUF\[4\]/X Do0MUX.SEL1BUF\[4\]/X VGND VGND
+ VPWR VPWR Do0[34] sky130_fd_sc_hd__mux4_1
Xtap_272_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_272_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_272_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_38_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_47_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_245_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/HI
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_173_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.DIODE_DI\[15\] Di0[15] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\] BANK128\[3\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_55_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_277_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_54_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[55\] Di0[55] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[55\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_172_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.WEBUF\[0\] WE0[0] VGND VGND VPWR VPWR BANK128\[3\].RAM128.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_54_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_165_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_158_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_70_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_196_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_9_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\] BANK128\[2\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_220_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_139_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\] BANK128\[1\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_139_33 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_50 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_139_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_61 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_66 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_83 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_94 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_99 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\] BANK128\[2\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_120_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_52_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_95_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_274_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_45_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_274_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_38_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\] BANK128\[0\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_61_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_A0\[6\] A0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_201_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[3\].MUX\[4\] Do0MUX.M\[3\].MUX\[4\]/A0 Do0MUX.M\[3\].MUX\[4\]/A1 Do0MUX.M\[3\].MUX\[4\]/A2
+ Do0MUX.M\[3\].MUX\[4\]/A3 Do0MUX.SEL0BUF\[3\]/X Do0MUX.SEL1BUF\[3\]/X VGND VGND
+ VPWR VPWR Do0[28] sky130_fd_sc_hd__mux4_1
Xtap_277_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[50\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_187_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[50\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_59_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_226_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_226_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_139_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[1\].DIODE_A2MUX\[10\] Do0MUX.M\[1\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_126 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\] BANK128\[0\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[55\] Di0[55] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[55\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/HI
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_75_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_29_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_29_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\] BANK128\[1\].RAM128.DIBUF\[59\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_265_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_282_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_242_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_215_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_257_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\] BANK128\[1\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_52_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_145_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_93_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_138_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_151_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_24_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_249_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_267_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_193_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_137_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_40_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_267_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_200_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\] BANK128\[0\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_283_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_136_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_136_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XDo0MUX.M\[2\].MUX\[6\] Do0MUX.M\[2\].MUX\[6\]/A0 Do0MUX.M\[2\].MUX\[6\]/A1 Do0MUX.M\[2\].MUX\[6\]/A2
+ Do0MUX.M\[2\].MUX\[6\]/A3 Do0MUX.SEL0BUF\[2\]/X Do0MUX.SEL1BUF\[2\]/X VGND VGND
+ VPWR VPWR Do0[22] sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_49_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_102_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_283_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_152_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XDo0MUX.SEL0BUF\[6\] A0[7] VGND VGND VPWR VPWR Do0MUX.SEL0BUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_65_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_271_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_271_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_275_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_271_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_170_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_24_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_268_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_81_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_169_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_101_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_0_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_141_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[7\].MUX\[7\] Do0MUX.M\[7\].MUX\[7\]/A0 Do0MUX.M\[7\].MUX\[7\]/A1 Do0MUX.M\[7\].MUX\[7\]/A2
+ Do0MUX.M\[7\].MUX\[7\]/A3 Do0MUX.SEL0BUF\[7\]/X Do0MUX.SEL1BUF\[7\]/X VGND VGND
+ VPWR VPWR Do0[63] sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DEC0.AND0 BANK128\[1\].RAM128.DEC0.AND3/B BANK128\[1\].RAM128.DEC0.AND3/A
+ BANK128\[1\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND0/Y
+ sky130_fd_sc_hd__nor3b_2
Xfill_141_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_141_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_0_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_70_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_177_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_0_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_184_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_177_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_0_89 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_70_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\] BANK128\[0\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_192_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_193_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[11\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\] BANK128\[3\].RAM128.DIBUF\[26\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[11\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_50_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\] BANK128\[0\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_43_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_212_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_212_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_36_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\] BANK128\[2\].RAM128.DIBUF\[52\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[44\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\] BANK128\[2\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_72_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_175_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[44\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_183_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_106_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_106_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_106_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_253_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_106_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_19_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_19_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_199_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_122_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_238_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XDo0MUX.M\[4\].DIODE_A0MUX\[37\] Do0MUX.M\[4\].MUX\[5\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_122_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_35_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_35_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_150_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_198_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_198_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_143_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_91_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_254_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_40_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\] BANK128\[0\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.WEBUF\[3\] WE0[3] VGND VGND VPWR VPWR BANK128\[1\].RAM128.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_247_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIODE_A0\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\] BANK128\[1\].RAM128.DEC0.AND3/A VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.DIBUF\[18\] Di0[18] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[18\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_147_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_135_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_128_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_147_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_6_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\] BANK128\[2\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\] BANK128\[3\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_163_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[48\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_163_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_163_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\] BANK128\[2\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_163_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_76_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[48\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_229_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_244_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_287_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_244_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_16_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_22_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_92_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_31_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_15_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\] BANK128\[1\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_188_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[57\] Di0[57] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_188_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[0\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_157_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_98_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\] BANK128\[3\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_207_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\] BANK128\[1\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_180_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_98_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_207_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_98_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_30 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_98_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_207_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_63 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.WEBUF\[7\] WE0[7] VGND VGND VPWR VPWR BANK128\[2\].RAM128.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_2_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_177_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_177_96 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_2_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_2_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_223_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ENBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_223_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_235_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XDo0MUX.M\[6\].DIODE_A1MUX\[51\] Do0MUX.M\[6\].MUX\[3\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_235_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_72_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIBUF\[18\] Di0[18] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[18\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_250_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_22_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[7\]/X VGND VGND VPWR VPWR Do0MUX.M\[7\].MUX\[0\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_22_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[38\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_22_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_180 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_191 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_234_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xfill_212_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_227_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[38\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_248_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_47 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_34_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_212_58 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_248_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_148_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_122_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_212_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_70_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_21_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\] BANK128\[1\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_63_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_156_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_184_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_156_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_108_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_121_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_97_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_219_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_97_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_97_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_114_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_89_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_89_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_107_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\] BANK128\[0\].RAM128.DIBUF\[48\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_69_27 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_69_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_133_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_133_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_280_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_260_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_46_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_226_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[1\]/A3
+ sky130_fd_sc_hd__mux4_1
Xfill_106_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_246_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_241_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_241_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_252_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_34_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_245_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.SEL1BUF\[0\] A0[8] VGND VGND VPWR VPWR Do0MUX.SEL1BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\] BANK128\[1\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_140_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\] BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[1\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[1\]/X VGND VGND VPWR VPWR Do0MUX.M\[1\].MUX\[0\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_238_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_34_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_158_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_133_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_158_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_162_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_84_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
Xtap_162_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[2\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[2\]/A3
+ sky130_fd_sc_hd__mux4_1
Xtap_174_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_174_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIBUF\[61\] Di0[61] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[61\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_77_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_174_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_95_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_107_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_190_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[3\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[1\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[6\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[6\]/X VGND VGND VPWR VPWR Do0MUX.M\[6\].MUX\[1\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_190_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_217_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_232_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_20_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[6\].DIODE_A1MUX\[52\] BANK128\[1\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_13_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\] BANK128\[3\].RAM128.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_150 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[2\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_283_161 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_172 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\] BANK128\[3\].RAM128.DIBUF\[53\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\] BANK128\[2\].RAM128.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.A0BUF\[0\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[6\].DIODE_A3MUX\[52\] BANK128\[2\].RAM128.Do0MUX.M\[6\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_138_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_138_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\] BANK128\[3\].RAM128.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\] BANK128\[2\].RAM128.DIBUF\[15\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_218_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[3\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_153_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_153_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_153_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_67_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_234_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_86_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_28_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[0\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[0\]/X VGND VGND VPWR VPWR Do0MUX.M\[0\].MUX\[2\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF BANK128\[1\].RAM128.DEC0.AND0/Y VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.EN0BUF/X sky130_fd_sc_hd__clkbuf_2
Xtap_184_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_110 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_121 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_208_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\] BANK128\[1\].RAM128.DIBUF\[41\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_250_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_143 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_208_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_154 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_165 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[5\].DIODE_A2MUX\[45\] Do0MUX.M\[5\].MUX\[5\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_250_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_16_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_250_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_179_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\] BANK128\[1\].RAM128.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\] BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[4\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_223_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\] BANK128\[0\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_232_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
Xtap_32_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_17 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_225_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_71_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIODE_CLK BANK128\[3\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.DIBUF\[61\] Di0[61] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[61\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_120_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_195_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_218_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_32_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[5\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[5\]/X VGND VGND VPWR VPWR Do0MUX.M\[5\].MUX\[3\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_129_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_113_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_129_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_224_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_128_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_128_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_275_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_217_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[1\] BANK128\[1\].RAM128.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_112_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[56\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_32 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_43 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_105_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIODE_DI\[45\] Di0[45] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_144_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\] BANK128\[3\].RAM128.DIBUF\[57\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_248_65 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_76 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[56\] BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_98 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_57_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_144_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_57_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_92_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_57_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_160_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\] BANK128\[2\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_160_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_195_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_160_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_188_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_160_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_214_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_73_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[7\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_169_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_169_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_169_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\] BANK128\[2\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.Do0MUX.SEL0BUF\[3\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_7_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\] BANK128\[1\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.DIODE_DI\[39\] Di0[39] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[6\].DIODE_A2MUX\[49\] Do0MUX.M\[6\].MUX\[1\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_185_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_113 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_178_124 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_178_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_135_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_185_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_178_146 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_157 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A0
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A1 BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A2
+ BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[6\]/A3 BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[3\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[6\]/A3
+ sky130_fd_sc_hd__mux4_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_82_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_168 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_150_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_75_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_150_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[13\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_68_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_68_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_204_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_83_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_204_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_83_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[5\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[4\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[4\]/X VGND VGND VPWR VPWR Do0MUX.M\[4\].MUX\[5\]/A1
+ sky130_fd_sc_hd__mux4_1
Xtap_204_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_204_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_220 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_231 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_242 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\] BANK128\[0\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_288_253 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_264 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_275 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A0MUX\[46\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_286 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_248_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_205_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_128 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_288_297 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_248_139 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_205_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_220_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[46\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_8_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_229_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_8_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/HI
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_229_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[1\].DIODE_A3MUX\[9\] BANK128\[0\].RAM128.Do0MUX.M\[1\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_126_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_78_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A1MUX\[21\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B BANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND1/X sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_245_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_285_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_245_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_33_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_26_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_287_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\] BANK128\[1\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_94_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_74_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_27_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_261_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_27_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7 BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/X sky130_fd_sc_hd__and4_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_175_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_261_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A0 sky130_fd_sc_hd__dfxtp_1
Xfill_286_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_82_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_82_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_27_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_168_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_279_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[4\].DIODE_A3MUX\[39\] Do0MUX.M\[4\].MUX\[7\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_174_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_130_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[2\].DIODE_A3MUX\[17\] BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\] BANK128\[3\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_130_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_167_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ABUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_43_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_230_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\] BANK128\[3\].RAM128.DIBUF\[12\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_211_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_211_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_250_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_210_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A3 BANK128\[1\].RAM128.Do0MUX.SEL0BUF\[3\]/X
+ BANK128\[1\].RAM128.Do0MUX.SEL1BUF\[3\]/X VGND VGND VPWR VPWR Do0MUX.M\[3\].MUX\[7\]/A1
+ sky130_fd_sc_hd__mux4_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_139_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_216_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_111_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_222_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
Xtap_209_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_4_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_117_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[6\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_110_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_208_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_155_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_103_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_155_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_47_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_171_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_84_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIBUF\[24\] Di0[24] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[24\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_84_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_104_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[25\] BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_56 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A1MUX\[60\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_199_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_2_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_199_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\] BANK128\[3\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_202_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[7\].DIODE_A3MUX\[60\] BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_202_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/HI
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO sky130_fd_sc_hd__conb_1
Xtap_120_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_210_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_196_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_210_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_196_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[1\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\] BANK128\[3\].RAM128.DIBUF\[56\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[6\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[3\].MUX\[6\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_282_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_80_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\] BANK128\[3\].RAM128.DIBUF\[16\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_269_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_73_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_215_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_269_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_66_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_277_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_277_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_56_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_56_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
Xtap_231_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\] BANK128\[2\].RAM128.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.WEBUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.A0BUF\[4\] BANK128\[1\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND3/A sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\] BANK128\[2\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.DIODE_DI\[33\] Di0[33] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_80_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_100_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_88_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_13_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_201_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_109_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_202_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_256_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.Do0MUX.M\[1\].DIODE_A0MUX\[15\] BANK128\[2\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_201_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_114_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A2MUX\[15\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[24\] Di0[24] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[24\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_137 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_125_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\] BANK128\[0\].RAM128.DIBUF\[30\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_125_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_47_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_17_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_38_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\] BANK128\[0\].RAM128.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[6\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_173_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_55_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_141_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_141_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_54_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[0\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
Xfill_277_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
Xtap_141_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_159_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND0/Y sky130_fd_sc_hd__nor4b_2
Xtap_54_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIBUF\[48\] Di0[48] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[48\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_165_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_158_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_9_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[4\]/LO
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_220_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[2\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\] BANK128\[2\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_166_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_213_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_166_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_79_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[1\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_79_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_139_12 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_79_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_40 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_45 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_62 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_67 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_73 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_78 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_95 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIBUF\[3\] Di0[3] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.DIODE_A0\[5\] A0[5] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_182_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_52_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[19\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_274_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_45_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_274_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_38_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_61_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[19\] BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_61_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_201_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[6\].DIODE_A2MUX\[54\] BANK128\[0\].RAM128.Do0MUX.M\[6\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[6\]/LO
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\] BANK128\[0\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_187_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_187_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_104_70 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_92 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_5_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_5_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_5_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_139_105 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_226_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_127 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_226_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.A0BUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_111_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_75_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_29_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.DIBUF\[48\] Di0[48] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[48\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_242_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_10_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_265_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_265_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_37_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_14 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.Do0MUX.M\[7\].DIODE_A0MUX\[62\] BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[6\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_215_25 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_52_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_215_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_280_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_257_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_91_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_52_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_280_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_52_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_24_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_111_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[1\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_111_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_24_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_145_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_93_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.DIODE_DI\[9\] Di0[9] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_24_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_187_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XDo0MUX.M\[2\].DIODE_A0MUX\[22\] Do0MUX.M\[2\].MUX\[6\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_24_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_138_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_151_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_86_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_249_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_40_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_267_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_267_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_186_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_267_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_137_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_267_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_267_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_200_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_40_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[7\].DIODE_A2MUX\[58\] BANK128\[0\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_136_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\] BANK128\[0\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_136_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_136_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_283_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_136_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_283_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_136_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_49_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_256_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_49_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_102_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_152_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_283_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_102_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_152_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_276_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_152_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_65_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_110_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_152_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_28_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_65_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_256_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_28_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.Do0MUX.M\[4\].DIODE_A1MUX\[33\] BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_152_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_65_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_282_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[0\].DIODE_A3MUX\[0\] BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[0\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_65_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[2\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[2\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_37_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_271_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_275_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_271_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.Do0MUX.M\[4\].DIODE_A3MUX\[33\] BANK128\[3\].RAM128.Do0MUX.M\[4\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_170_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_268_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_81_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_163_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_81_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_81_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_107 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_81_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_101_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_118 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_81_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_101_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_0_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_101_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_141_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DEC0.AND1 BANK128\[1\].RAM128.DEC0.AND3/A BANK128\[1\].RAM128.DEC0.AND3/B
+ BANK128\[1\].RAM128.EN0BUF/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.DEC0.AND1/X
+ sky130_fd_sc_hd__and3b_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_141_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_0_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_141_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_177_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_68 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_70_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_177_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_134 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_177_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_70_145 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_156 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_70_167 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIODE_DI\[21\] Di0[21] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_192_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_193_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_193_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XDo0MUX.M\[3\].DIODE_A0MUX\[26\] Do0MUX.M\[3\].MUX\[2\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_193_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_193_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_166_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\] BANK128\[3\].RAM128.DIBUF\[19\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_50_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_101_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_43_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_212_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_262_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_212_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_36_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_212_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_262_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_262_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_29_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\] BANK128\[2\].RAM128.DIBUF\[45\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[45\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_168_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.Do0MUX.M\[2\].DIODE_A0MUX\[23\] BANK128\[1\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_237_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_65_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_183_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_237_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_183_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_183_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.DIBUF\[2\] Di0[2] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_10_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_58_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_237_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[2\].DIODE_A2MUX\[23\] BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_237_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_237_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/HI
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[3\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_86_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_253_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_253_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_253_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_106_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_106_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_19_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[7\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_253_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.DIODE_A0\[6\] A0[6] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_238_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_19_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_238_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_19_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_238_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\] BANK128\[1\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_238_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\] BANK128\[2\].RAM128.DIBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_122_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_262_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_122_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_253_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_122_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_25_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_255_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[1\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_35_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_253_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_35_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_25_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_35_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_150_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[0\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[0\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_40_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_40_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_143_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_91_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_254_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_136_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_247_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_51_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_278_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_278_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_51_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_142_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_129_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_159_140 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_51_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_51_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_135_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_128_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4 BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND4/X sky130_fd_sc_hd__and4bb_2
Xtap_147_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_6_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_147_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_6_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_147_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[3\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\] BANK128\[2\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_163_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[5\].DIODE_A1MUX\[40\] Do0MUX.M\[5\].MUX\[0\]/A1 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_163_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[4\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[4\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_163_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_163_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_76_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_163_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_76_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[27\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_163_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_76_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_229_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\] BANK128\[0\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_76_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_283_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_229_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xfill_283_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.DIBUF\[6\] Di0[6] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_104 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_280_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[27\] BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_287_115 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_16_100 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_283_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_244_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_283_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_287_137 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_122 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_148 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_244_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_133 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_287_159 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_92_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_92_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_22_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_112_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_112_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_31_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_15_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_31_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_188_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIODE_CLK BANK128\[2\].RAM128.CLKBUF/X VGND
+ VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[7\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_188_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\] BANK128\[1\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_188_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_165_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_165_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_165_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_165_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/HI
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.TIE0\[4\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_98_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_207_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_180_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_207_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_98_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_207_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_180_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_207_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_180_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_98_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_177_42 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_207_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_177_75 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_2_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_177_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_2_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_177_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\] BANK128\[0\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_2_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_223_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.ABUF\[1\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
Xtap_223_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_223_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_235_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_235_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_235_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_235_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[1\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[7\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_250_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_170 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\] BANK128\[3\].RAM128.DIBUF\[8\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_22_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_181 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_22_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_286_192 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6 BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_212_26 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_37 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1 BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
XDo0MUX.M\[3\].DIODE_A2MUX\[30\] Do0MUX.M\[3\].MUX\[6\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_248_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_227_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_34_101 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_212_59 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_112 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_122_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_21_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_248_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_34_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_248_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_21_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_248_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_19 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_248_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_156_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_115_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_21_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_63_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_21_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_21_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_156_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[14\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_56_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_97_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_89_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_114_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_117_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_49_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_117_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_171_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_89_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_264_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_89_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_69_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_264_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_107_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.TIE0\[2\]/LO
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_69_28 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_264_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\] BANK128\[1\].RAM128.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[2\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_69_39 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_264_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_198_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_280_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_133_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[5\].DIODE_A1MUX\[41\] BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_280_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_133_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_280_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_133_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_46_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_280_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_260_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\] BANK128\[3\].RAM128.DIBUF\[42\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_46_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_16 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.Do0MUX.M\[5\].DIODE_A3MUX\[41\] BANK128\[2\].RAM128.Do0MUX.M\[5\].MUX\[1\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_46_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_226_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_106_38 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_253_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_106_49 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_62_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_246_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_241_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_13_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_241_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_241_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_62_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_62_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_252_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_239_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_62_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_20 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_62_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.DIBUF\[30\] Di0[30] VGND VGND VPWR VPWR BANK128\[1\].RAM128.DIBUF\[30\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xfill_34_31 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_245_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xfill_34_53 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_34_64 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[6\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A3 sky130_fd_sc_hd__dfxtp_1
Xfill_34_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_140_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_34_86 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[2\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_158_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_238_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\] VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/HI
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.TIE0\[5\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_34_97 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_158_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_147_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_133_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_147_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_158_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_147_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xfill_126_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[2\].DIODE\[7\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_162_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_174_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[62\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_162_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_174_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_11_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_162_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[2\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_162_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_84_9 VGND VGND VPWR VPWR sky130_fd_sc_hd__fill_2
Xtap_174_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[1\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.A0BUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2 BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X sky130_fd_sc_hd__and4bb_2
Xtap_174_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_174_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_87_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_77_8 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_174_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[4\].DIODE_A2MUX\[34\] Do0MUX.M\[4\].MUX\[2\]/A2 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_87_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_87_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.DIBUF\[54\] Di0[54] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[54\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_87_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIODE_A0\[4\] BANK128\[2\].RAM128.A0BUF\[4\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_107_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_190_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\] BANK128\[2\].RAM128.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_190_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_190_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_217_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_217_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_123_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_217_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_20_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_232_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_232_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_199_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_13_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[58\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_140 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[2\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_283_151 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_162 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_283_173 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A0MUX\[31\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_285_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\] BANK128\[3\].RAM128.DIBUF\[46\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_138_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_138_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A2MUX\[31\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[7\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[41\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_96_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_218_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_218_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_153_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_153_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0 BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/B
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND3/A BANK128\[2\].RAM128.BLOCK\[2\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DEC0.AND0/Y sky130_fd_sc_hd__nor3b_2
Xtap_153_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_234_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[4\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_234_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_86_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_234_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_86_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_28_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_234_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_86_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_234_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_234_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\] BANK128\[3\].RAM128.DIBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.DIODE_DI\[63\] Di0[63] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_105_100 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_83_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_111 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_177_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_103_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.DIBUF\[30\] Di0[30] VGND VGND VPWR VPWR BANK128\[3\].RAM128.DIBUF\[30\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_250_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_122 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_103_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_103 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_133 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_103_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_250_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_105_144 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_103_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_125 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_155 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_208_136 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_16_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_105_166 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_16_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\] BANK128\[1\].RAM128.DIBUF\[34\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_250_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_250_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_16_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_223_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_223_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_223_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_259_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_232_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_259_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_32_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_32_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_71_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_32_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_259_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_225_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_10_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_71_29 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_32_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_10_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_195_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_32_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_218_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_110 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_121 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIBUF\[54\] Di0[54] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[54\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_113_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_129_132 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_61_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_129_143 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_128_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_275_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_128_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_128_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_106_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\] BANK128\[0\].RAM128.DIBUF\[60\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_128_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_275_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_217_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_128_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_275_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_112_6 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_11 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_47_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_248_22 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_248_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_208_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_144_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_44 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_105_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_144_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\] BANK128\[0\].RAM128.DIBUF\[20\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_248_55 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_77_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_144_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_57_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_77_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_77 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.Do0MUX.M\[4\].DIODE_A0MUX\[35\] BANK128\[0\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_77_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\] BANK128\[1\].RAM128.DIBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_248_88 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_57_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_3_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_144_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_77_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_248_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.DIODE_DI\[38\] Di0[38] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_3_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_144_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_144_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_3_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_57_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_189_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_264_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_57_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_92_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[4\].DIODE_A2MUX\[35\] BANK128\[1\].RAM128.Do0MUX.M\[4\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_57_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_195_3 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_8
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_160_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_160_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_188_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_160_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_160_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_160_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_160_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_73_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[4\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_214_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[2\].MUX\[3\]/A3 sky130_fd_sc_hd__dfxtp_1
Xtap_214_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_73_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_169_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_169_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[10\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[2\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_169_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_243_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_169_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_80 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_169_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[3\] BANK128\[3\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z VGND VGND VPWR VPWR
+ BANK128\[3\].RAM128.Do0MUX.M\[0\].MUX\[3\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_7_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_213_91 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_7_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[5\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_7_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\] BANK128\[1\].RAM128.DIBUF\[38\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_185_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_103 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_185_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_178_114 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_135_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_125 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_135_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_185_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_98_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_135_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_136 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_185_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[39\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_98_71 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_147 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_135_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_98_82 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_158 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_82_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_98_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_178_169 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_118_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_150_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_150_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_75_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_68_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_150_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[3\].DIODE_A3MUX\[28\] Do0MUX.M\[3\].MUX\[4\]/A3 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_150_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_68_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_174_10 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_204_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_83_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_204_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_204_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_210 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\] BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_91_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_221 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_91_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_288_232 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_243 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_91_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_254 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_265 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_248_107 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_288_276 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_248_118 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_288_287 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_205_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_220_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\] BANK128\[0\].RAM128.DIBUF\[24\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[24\]/X sky130_fd_sc_hd__clkbuf_16
Xfill_248_129 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_288_298 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_220_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_205_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_220_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_9_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_11_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A2 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_8_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_220_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].Do_FF\[0\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[4\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[4\].MUX\[0\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_8_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_8_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_8_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_229_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_229_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.Do0MUX.M\[1\].DIODE_A1MUX\[8\] BANK128\[3\].RAM128.Do0MUX.M\[1\].MUX\[0\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_229_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_229_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[53\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[6\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].Do_FF\[5\] BANK128\[2\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[3\]/X
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_229_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_229_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[0\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[2\].MUX\[0\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_126_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_78_19 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_126_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_245_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_126_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[30\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\] BANK128\[2\].RAM128.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[1\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_126_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_4
Xtap_245_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_40_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2 BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/B
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND3/A BANK128\[0\].RAM128.BLOCK\[1\].RAM32.EN0BUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DEC0.AND2/X sky130_fd_sc_hd__and3b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_245_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_245_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[36\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[54\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_141_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[9\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_245_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_141_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_33_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_245_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_59_106 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_245_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_117 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_59_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_59_139 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_26_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_287_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_94_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_114_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_74_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_19_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_261_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\] VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/HI
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.TIE0\[0\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_114_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_261_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[19\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_261_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_27_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_175_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_261_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_261_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
Xtap_82_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_27_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_82_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_27_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_168_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_279_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_130_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_130_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_174_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.ENBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DEC0.AND1/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_130_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_43_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_130_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_130_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_167_7 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_43_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_230_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_250_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_211_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_43_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_23 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_43_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_250_34 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_210_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[1\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_223_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[32\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A1 sky130_fd_sc_hd__dfxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_139_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_139_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_216_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_139_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_4_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_139_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[0\].DIODE_A0MUX\[4\] Do0MUX.M\[0\].MUX\[4\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_222_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_209_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_4_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_4_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_117_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_117_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_117_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_215_4 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_155_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_117_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_155_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_110_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_208_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[44\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_41 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[1\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[1\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[13\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[5\]/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_68_52 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_132_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_103_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_155_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_278_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_132_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_155_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_68_74 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIODE_A0\[2\] BANK128\[1\].RAM128.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_132_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_68_85 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_68_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\] BANK128\[2\].RAM128.DIBUF\[31\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[31\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.Do0MUX.M\[3\].DIODE_A1MUX\[29\] BANK128\[0\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_0_220 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_65_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].Do_FF\[5\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.Do0_REG.Do_CLKBUF\[5\]/X
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[5\].MUX\[5\]/A3 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_171_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_171_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.Do0MUX.M\[3\].DIODE_A3MUX\[29\] BANK128\[1\].RAM128.Do0MUX.M\[3\].MUX\[5\]/A3
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_84_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_171_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_193_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_73_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_171_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.Do0MUX.M\[0\].DIODE_A2MUX\[6\] BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[6\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_73_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_84_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_104_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_73_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.TIE0\[5\]/LO
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_84_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_104_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.ENBUF BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_104_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_144_35 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.DEC0.AND4/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_144_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_144_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.DIBUF\[17\] Di0[17] VGND VGND VPWR VPWR BANK128\[0\].RAM128.DIBUF\[17\]/X
+ sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_199_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_199_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[28\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_199_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_2_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_199_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_202_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_120_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.DIODE_DI\[51\] Di0[51] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_120_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[40\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[18\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_210_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_196_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_196_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\] BANK128\[0\].RAM128.BLOCK\[2\].RAM32.TIE0\[5\]/LO
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.FBUFENBUF0\[5\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_210_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_196_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.A0BUF\[1\] A0[1] VGND VGND VPWR VPWR BANK128\[1\].RAM128.A0BUF\[1\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.DIODE_DI\[32\] Di0[32] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[35\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_108_102 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_108_113 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[57\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_124 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\] BANK128\[3\].RAM128.DIBUF\[49\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[49\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_108_135 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[5\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_80_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.TIE0\[4\]/LO
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.FBUFENBUF0\[4\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_123_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_269_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5 BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\] BANK128\[3\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.Do0MUX.SEL0BUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
Xfill_73_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_123_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[2\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[2\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_215_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\] VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/HI
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.TIE0\[1\]/LO sky130_fd_sc_hd__conb_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[39\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_215_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_66_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_277_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_215_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[24\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.Do0MUX.M\[0\].DIODE_A1MUX\[4\] BANK128\[1\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_277_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[1\].DIODE\[3\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_56_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_59_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X sky130_fd_sc_hd__clkbuf_4
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_64_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[13\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_64_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_231_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_64_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[7\].Do_FF\[2\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[7\].MUX\[2\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_231_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[22\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[3\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[3\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_231_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_231_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_231_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[25\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].Do_FF\[7\] BANK128\[3\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[6\]/X
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[7\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_100_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[52\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\] BANK128\[2\].RAM128.DIBUF\[35\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.DIODE_DI\[26\] Di0[26] VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_100_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[63\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[8\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_88_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_13_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_13_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_201_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_13_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_201_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_89_18 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[35\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_89_29 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.TIE0\[6\]/LO
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.FBUFENBUF0\[6\]/X VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_256_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_109_26 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_202_8 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_109_37 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_109_48 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.ABUF\[2\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.A0BUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[6\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_256_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_109_59 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_256_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_1_104 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_1_115 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_256_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_1_126 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\] BANK128\[2\].RAM128.DIBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[7\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[33\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.Do0MUX.M\[0\].DIODE_A0MUX\[2\] BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[2\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_114_105 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\] BANK128\[1\].RAM128.DIBUF\[61\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[32\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_114_116 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[18\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_14 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.A0BUF\[3\] BANK128\[3\].RAM128.A0BUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DEC0.AND3/B sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_114_127 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\] BANK128\[0\].RAM128.DEC0.AND3/B VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.Do0MUX.SEL0BUF\[4\]/X sky130_fd_sc_hd__clkbuf_2
Xtap_31_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_25 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[5\] BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_114_138 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\] BANK128\[3\].RAM128.BLOCK\[3\].RAM32.TIE0\[7\]/LO
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.FBUFENBUF0\[7\]/X VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_125_36 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_11 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_272_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[47\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_125_47 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_22 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.Do0_REG.OUTREG_BYTE\[5\].DIODE\[0\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.DIBUF\[17\] Di0[17] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DIBUF\[17\]/X
+ sky130_fd_sc_hd__clkbuf_16
Xtap_125_58 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_272_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_38_33 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[26\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[2\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_268_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_24_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_125_69 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_44 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_285_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_268_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.Do0MUX.M\[5\].DIODE_A2MUX\[43\] BANK128\[0\].RAM128.Do0MUX.M\[5\].MUX\[3\]/A2
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_272_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_55 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_268_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_47_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_272_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_38_66 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_77 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_180_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[15\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_17_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\] BANK128\[0\].RAM128.DIBUF\[23\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[23\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[2\].RAM128.A0BUF\[5\] A0[5] VGND VGND VPWR VPWR BANK128\[2\].RAM128.DEC0.AND3/B
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_38_88 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_278_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[1\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[41\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_99 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_205_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[59\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_141_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[37\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[3\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_55_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[0\].RAM128.BLOCK\[1\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[0\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A1 sky130_fd_sc_hd__dfxtp_1
Xtap_173_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[47\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_55_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_141_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_284_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_54_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_55_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.Do0_REG.OUTREG_BYTE\[3\].DIODE\[0\] BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[30\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_54_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_0_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[9\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_2 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[61\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_0_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[27\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_141_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_141_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_277_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_54_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6 BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.DEC0.AND6/X sky130_fd_sc_hd__and4b_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[29\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[36\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_54_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[14\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[54\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_54_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[16\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_159_1 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_172_5 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1 BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/C
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/B BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.DEC0.AND1/X sky130_fd_sc_hd__and4bb_2
Xtap_54_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_54_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_221_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[42\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[20\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[43\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[4\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_165_4 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[47\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[13\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_70_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[48\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[44\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_158_3 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[10\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_196_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_70 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_221_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_9_81 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_70_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[37\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_9_92 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_70_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[59\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\] BANK128\[1\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[25\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[3\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_166_10 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[21\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[56\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_21 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_166_32 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_220_2 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_166_43 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[49\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\] BANK128\[2\].RAM128.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.WEBUF\[5\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_54 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[57\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[27\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[51\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_166_65 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_40 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_166_76 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\] BANK128\[0\].RAM128.DIBUF\[9\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[9\]/X sky130_fd_sc_hd__clkbuf_16
Xtap_79_51 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xfill_213_1 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[54\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[6\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_87 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[20\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_62 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.DEC0.AND2/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_166_98 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_79_73 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\] BANK128\[2\].RAM128.DIBUF\[39\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_79_84 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xfill_139_13 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[42\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_79_95 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_24 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
Xfill_206_0 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[60\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_30 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[4\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_41 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_20 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_46 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[3\].RAM128.Do0MUX.M\[6\].DIODE_A0MUX\[51\] BANK128\[3\].RAM128.Do0MUX.M\[6\].MUX\[3\]/A0
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_286_52 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_31 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[1\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_57 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xfill_286_63 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[31\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_182_42 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_286_74 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[32\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_139_79 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
Xtap_182_53 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[10\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[50\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_286_85 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[4\]/X
+ sky130_fd_sc_hd__clkbuf_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_64 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_286_96 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WEBUF\[1\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_182_75 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_120_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_95_50 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_259_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_182_86 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_120_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[15\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_95_61 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_259_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_38_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[36\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.DIBUF\[16\]/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_182_97 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[53\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
Xtap_95_72 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[7\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_95_83 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_52_7 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_3
Xtap_95_94 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_115_80 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[43\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[5\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_115_91 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XDo0MUX.M\[1\].DIODE_A0MUX\[11\] Do0MUX.M\[1\].MUX\[3\]/A0 VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_46_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[40\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[5\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_46_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_274_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_45_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_46_142 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[49\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[33\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[51\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[7\].DIODE\[7\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_38_5 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_6
Xtap_61_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[62\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[34\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[22\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[38\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_16 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[6\].DIODE\[2\] BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[50\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.OUTREG_BYTE\[2\].Do_FF\[1\] BANK128\[0\].RAM128.BLOCK\[0\].RAM32.Do0_REG.Do_CLKBUF\[2\]/X
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[17\]/Z VGND VGND VPWR
+ VPWR BANK128\[0\].RAM128.Do0MUX.M\[2\].MUX\[1\]/A0 sky130_fd_sc_hd__dfxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_27 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.DEC0.AND0/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_61_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_201_38 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[23\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_61_145 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WEBUF\[4\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[6\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[26\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_201_49 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[62\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[4\].FLOATBUF0\[38\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[33\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[21\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_131_90 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[44\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[61\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[6\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[48\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_0_6 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[2\].FLOATBUF0\[19\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[1\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[50\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.DIBUF\[16\]/X BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[34\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_187_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[52\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[1\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[49\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[12\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[3\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[2\].FLOATBUF0\[20\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_187_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\] BANK128\[0\].RAM128.DIBUF\[27\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[27\]/X sky130_fd_sc_hd__clkbuf_16
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_104_60 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[3\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[61\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[39\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[4\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_71 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[23\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.DIBUF\[0\]/X BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_104_82 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[7\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[2\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xfill_104_93 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[7\].FLOATBUF0\[59\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_130 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[45\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WEBUF\[2\]/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_195_141 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\] BANK128\[0\].RAM128.WEBUF\[7\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.WEBUF\[7\]/X sky130_fd_sc_hd__clkbuf_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\] BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Root_CLKBUF/X
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[7\]/X
+ sky130_fd_sc_hd__clkbuf_4
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[7\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[24\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[8\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[31\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[7\].FLOATBUF0\[63\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[58\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/CLK
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[6\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[2\].FLOATBUF0\[18\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.DIBUF\[33\]/X BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[4\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[1\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[41\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[46\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.DIBUF\[17\]/X BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[51\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[35\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_5_17 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[56\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/CLK
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/CLK
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.CGAND/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ sky130_fd_sc_hd__dlclkp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[0\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[1\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.DEC0.AND5/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.SEL0BUF/X
+ sky130_fd_sc_hd__clkbuf_2
Xtap_5_28 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_5_39 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[22\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[2\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[62\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_226_13 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[6\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[4\].DIODE\[5\] BANK128\[3\].RAM128.BLOCK\[2\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ VGND VGND VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[28\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[40\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.OUTREG_BYTE\[0\].Do_FF\[4\] BANK128\[2\].RAM128.BLOCK\[2\].RAM32.Do0_REG.Do_CLKBUF\[0\]/X
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[0\].FLOATBUF0\[4\]/Z VGND VGND VPWR VPWR
+ BANK128\[2\].RAM128.Do0MUX.M\[0\].MUX\[4\]/A2 sky130_fd_sc_hd__dfxtp_1
Xtap_226_24 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.BIT\[0\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[5\].W.BYTE\[0\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[0\].FLOATBUF0\[0\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[59\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[2\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xtap_226_35 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xfill_139_106 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WEBUF\[3\]/X
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
Xtap_226_46 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[28\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[3\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xfill_139_117 VGND VGND VPWR VPWR sky130_fd_sc_hd__decap_12
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[46\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_226_57 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[3\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
Xfill_139_128 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_226_68 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[55\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CLKINV
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
Xtap_226_79 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[3\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[27\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[7\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[1\].FLOATBUF0\[15\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[3\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[1\].FLOATBUF0\[10\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[56\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[7\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[4\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[0\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[1\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[3\].FLOATBUF0\[25\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[0\].B.DIODE_CLK
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[34\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.SEL0BUF/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WEBUF\[5\]/X
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[5\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[52\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[18\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[2\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[36\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[4\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[3\].RAM32.BYTE\[5\].FLOATBUF0\[45\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[14\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[7\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.BIT\[4\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[7\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.BYTE\[7\].FLOATBUF0\[60\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WEBUF\[0\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[0\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.DIBUF\[5\]/X BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[0\].RAM8.WORD\[2\].W.BYTE\[0\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[6\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[14\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_111_108 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[2\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[26\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[45\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[5\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_12 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_111_119 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[23\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[2\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[58\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[7\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_29_109 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_23 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[2\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[6\].W.BYTE\[0\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[4\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[1\].RAM32.BYTE\[1\].FLOATBUF0\[12\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.DIBUF\[42\]/X BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.BIT\[0\].OBUF0/A
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[7\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.BYTE\[3\].FLOATBUF0\[24\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3 BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/C
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/B BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND7/D VGND VGND VPWR
+ VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.DEC0.AND3/X sky130_fd_sc_hd__and4b_2
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.BYTE\[4\].B.DIODE_CLK
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[3\].W.CLKBUF/X VGND VGND
+ VPWR VPWR sky130_fd_sc_hd__diode_2
Xtap_242_34 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X VGND
+ VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[4\].B.SEL0INV/Y
+ sky130_fd_sc_hd__inv_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[7\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[6\].FLOATBUF0\[55\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_45 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.DIBUF\[11\]/X BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[0\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_10_9 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[2\].RAM32.DIBUF\[63\]/X BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[2\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[7\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_265_101 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[1\].RAM128.BLOCK\[1\].RAM32.DIBUF\[29\]/X BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[1\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[3\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
Xtap_242_56 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.BIT\[6\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[3\].RAM32.SLICE\[3\].RAM8.WORD\[1\].W.BYTE\[3\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[3\].RAM32.BYTE\[3\].FLOATBUF0\[30\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[3\].RAM32.DIBUF\[7\]/X BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[4\].W.BYTE\[0\].B.BIT\[7\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.BIT\[2\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[2\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[5\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[2\].RAM32.BYTE\[5\].FLOATBUF0\[42\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_265_112 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_67 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_123 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_120 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CLKINV
+ BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[2\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[5\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[8\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[6\].W.BYTE\[1\].B.BIT\[0\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.BIT\[3\].OBUF0/A
+ BANK128\[1\].RAM128.BLOCK\[0\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[1\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[1\].RAM128.BLOCK\[0\].RAM32.BYTE\[1\].FLOATBUF0\[11\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xtap_242_78 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_37_131 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_265_134 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
Xtap_242_89 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[57\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[2\].RAM8.WORD\[2\].W.BYTE\[7\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.SEL0BUF/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WEBUF\[6\]/X
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[3\].W.BYTE\[6\].B.CGAND/X
+ sky130_fd_sc_hd__and2_1
XBANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[3\].RAM128.BLOCK\[0\].RAM32.DIBUF\[17\]/X BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[3\].RAM128.BLOCK\[0\].RAM32.SLICE\[3\].RAM8.WORD\[0\].W.BYTE\[2\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.DIBUF\[35\]/X BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[1\].RAM8.WORD\[2\].W.BYTE\[4\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[2\].RAM32.DIBUF\[1\]/X BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[1\].W.BYTE\[0\].B.BIT\[1\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].genblk1.STORAGE
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.DIBUF\[53\]/X BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[2\].RAM8.WORD\[6\].W.BYTE\[6\].B.BIT\[5\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.BIT\[5\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[3\].RAM32.SLICE\[0\].RAM8.WORD\[7\].W.BYTE\[4\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[3\].RAM32.BYTE\[4\].FLOATBUF0\[37\]/Z
+ sky130_fd_sc_hd__ebufn_2
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].genblk1.STORAGE
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.DIBUF\[19\]/X BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.genblk1.CG/GCLK
+ VGND VGND VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[3\].RAM8.WORD\[5\].W.BYTE\[2\].B.BIT\[3\].OBUF0/A
+ sky130_fd_sc_hd__dlxtp_1
XBANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CLKINV
+ BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.CLKBUF/X VGND VGND
+ VPWR VPWR BANK128\[0\].RAM128.BLOCK\[1\].RAM32.SLICE\[0\].RAM8.WORD\[5\].W.BYTE\[3\].B.genblk1.CG/CLK
+ sky130_fd_sc_hd__inv_1
XBANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.BIT\[4\].OBUF0/A
+ BANK128\[2\].RAM128.BLOCK\[2\].RAM32.SLICE\[1\].RAM8.WORD\[4\].W.BYTE\[6\].B.SEL0INV/Y
+ VGND VGND VPWR VPWR BANK128\[2\].RAM128.BLOCK\[2\].RAM32.BYTE\[6\].FLOATBUF0\[52\]/Z
+ sky130_fd_sc_hd__ebufn_2
Xfill_215_15 VGND VPWR sky130_fd_sc_hd__tapvpwrvgnd_1
.ends